(19) 日本国特許庁(JP)

(12)公表特許公報(A)

(11)特許出願公表番号

特表2004-523035 (P2004-523035A)

(43) 4	公表日 平成16年7月29日(2004.7.29)

(51) Int. C1. ⁷	F I	テーマコード (参考)
GO6F 13/00	GO6F 13/00 353A	58089
HO4L 12/56	HO4L 12/56 200Z	5KO3O

審査請求 有 予備審査請求 有 (全 74 百)


			HILLIAND IN THE HILLIAND IN (III III SK)
(21) 出願番号	特願2002-561695 (P2002-561695)	(71) 出願人	390009531
(86) (22) 出願日	平成13年1月31日 (2001.1.31)		インターナショナル・ビジネス・マシーン
(85) 翻訳文提出日	平成15年7月28日 (2003.7.28)		ズ・コーポレーション
(86) 国際出願番号	PCT/1B2001/000122		INTERNATIONAL BUSIN
(87) 国際公開番号	W02002/061592		ESS MASCHINES CORPO
(87) 国際公開日	平成14年8月8日 (2002.8.8)		RATION
(81) 指定国	AP (GH, GM, KE, LS, MW, MZ, SD, SL, SZ,		アメリカ合衆国10504 ニューヨーク
TZ, UG, ZW), EA (AM, AZ	, BY, KG, KZ, MD, RU, TJ, TM), EP (AT, BE,		州 アーモンク ニュー オーチャード
CH, CY, DE, DK, ES, FI,	FR, GB, GR, IE, 1T, LU, MC, NL, PT, SE, TR		ロード
), OA (BF, BJ, CF, CG, C	I, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG)	(74) 代理人	100086243
, AE, AG, AL, AM, AT, AU	, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, C		弁理士 坂口 博
R, CU, CZ, DE, DK, DM, D	Z, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU,	(74) 代理人	100091568
ID, 1L, IN, 1S, JP, KE,	KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV		弁理士 市位 嘉宏
, MA, MD, MG, MK, MN, MW	, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, S	(74) 代理人	100108501
G, SI, SK, SL, TJ, TM, T	R, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW		弁理士 上野 剛史
		1	暴災百に終く

(54) 【発明の名称】メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置

(57)【要約】

【課題】第1および第2のデータ処理システムの間での メモリを介するデータのフローを制御する装置を提供す ること。

【解決手段】この装置には、メモリ内の位置と第2テータ処理システムの間で適信されるデータ・パケットを定義するフレーム記述子およびメモリ内の位置を適別するポインタ記述子を含む核変の記述子を生成する記述子ロジックが含まれる。この装置には、第1および第2のデータ処理システムによるアクセスのために、記述子ロジックによって生成された記述子を保管する記述子テーブルも含まれる。



20

40

【特許請求の範囲】

【請求項1】

(2)

【請求項2】

記述子テーブルが、第1データ処理システムで保管される、請求項1に記載の装置。

【請求項3】

記述子テーブルが、第2データ処理システムで保管される、請求項1に記載の装置。

【請求項4】

記述子ロジックが、記述子テーブル内の別の記述子へのリンクを含む分岐記述子を生成する、請求項1ないし3のいずれかに記載の装置。

【請求項5】

記述子テーブルが、その中の分岐記述子を介して一緒に順次リンクされる複数の記述子リストを含む、請求項4に記載の装置。

【請求項6】

記述子テーブルが、循環記述子リストを含む、請求項4に記載の装置。

【請求項7】

第1データ処理システムが、ホスト・コンピュータ・システムを含む、請求項1ないし6 のいずれかに記載の装置。

【請求項8】

第2データ処理システムが、ホスト・コンピュータ・システムとデータ通信ネットワーク との間でデータを通信するデータ通信インターフェースを含む、請求項1ないし7のいず れかに記載の装置。

【請求項9】

メモリを有するホスト処理システムと、ホスト・コンピュータ・システムとデータ通信ネットワークとの間でデータを通信するデータ通信インターフェースと、ホスト・コンピュータ・システムのメモリとデータ通信インターフェースとの間でのデータのフローを制御する。 港政項 1 ないし8 のいずれかに記載の装置と を含れデータ処理システム。

【請求項10】

メモリを介して第1 および第2のデータ処理システムの間でデータのフローを削御する方法であって、記述子ロジックによって、メモリ内の位置と第2 データ処理システムとの間で通信されるデータ・パケットを定義するフレーム記述子およびメモリ内の位置を歳別するボインタ記述子を含む複数の記述子を生成することと、第1 および第2のデータ処理システムによるアクセスのために、記述子ロジックによって生成された記述子を記述子テーブルに保管することとを含む方法。

【請求項11】

記述子テーブルを第1データ処理システムに保管することを含む、請求項10に記載の方法。

【請求項12】

記述子テーブルを第2データ処理システムに保管することを含む、請求項10に記載の方法。

【請求項13】

記述子ロジックによって、記述子テーブル内の別の記述子へのリンクを含む分岐記述子を 生成することを含む、請求項10ないし12のいずれかに記載の方法。

【請求項14】

記述子テーブルを形成するために、複数の記述子リストを、分岐記述子を介して一緒に直 50

20

30

40

列にリンクすることを含む、請求項13に記載の方法。

【請求項15】

第1データ処理システムが、ホスト・コンピュータ・システムを含む、請求項10ないし 14のいずれかに記載の方法。

(3)

【請求項16】

第2データ処理システムが、ホスト・コンピュータ・システムとデータ通信ネットワーク との間でデータを通信するデータ通信インターフェースを含む、請求項10ないし15の いずれかに記載の方法。

【発明の詳細な説明】

【技術分野】 [0001]

本発明は、ホスト・コンピュータ・システムとデータ通信ネットワークの間でデータを通 信するホスト・コンピュータ・システムおよびデータ通信インターフェースなどの第1お よび第2のデータ処理システムの間でメモリを介してデータのフローを制御する方法およ び装置に関する。

【背景技術】

[0002]

従来のデータ処理ネットワークには、イーサネット(R)・アーキテクチャなどの中間の ネットワーク・アーキテクチャによってすべてが相互接続される複数のホスト・コンピュ ータ・システムおよび複数の付加デバイスが含まれる。ネットワーク・アーキテクチャに は、通常は、1つまたは複数のデータ通信交換機が含まれる。ホスト・コンピュータ・シ ステムおよび付加デバイスのそれぞれが、データ処理ネットワーク内のノードを形成する 。冬ホスト・コンピュータ・システムには、通常は、PCIバス・アーキテクチャなどの バス・アーキテクチャによって相互接続される、複数の中央処理装置およびデータ・スト レージ・メモリ・デバイスが含まれる。ネットワーク・アダプタも、ホスト・コンピュー タ・システムとデータ処理ネットワーク内の他のノードの間でネットワーク・アーキテク チャを介してデータを通信するためにバス・アーキテクチャに接続される。

【発明の開示】

【発明が解決しようとする課題】

[0003]

ホスト・コンピュータ・システムとネットワーク・アーキテクチャの間のデータおよび制 御情報の転送をできる限り効率的に促進することが望ましい。

【課題を解決するための手段】

[00041

本発明によれば、メモリを介して第1および第2のデータ処理システムの間でデータのフ ローを制御する装置であって、メモリ内の位置と第2データ処理システムの間で通信され るデータ・パケットを定義するフレーム記述子およびメモリ内の位置を識別するポインタ 記述子を含む複数の記述子を生成する記述子ロジックと、第1および第2のデータ処理シ ステムによるアクセスのために記述子ロジックによって生成された記述子を保管する記述 子テーブルとを含む装置が提供される。

[0005]

記述子ロジックおよび記述子テーブルによって、ホスト・コンピュータ・システムとデー タ通信ネットワークの間でデータを通信するホスト・コンピュータ・システムとデータ通 信インターフェースなどの第1および第2のデータ処理システムの間のデータ・フロー制 御の効率が改善される。

[0006]

記述子テーブルは、ホスト・コンピュータ・システムのメモリに保管することができる。 代替案では、記述子テーブルが、データ通信インターフェースのメモリに保管される。記 述子ロジックは、記述子テーブル内の別の記述子へのリンクを含む分岐記述子も生成する ことができる。記述子テーブルに、その中の分岐記述子を介して一緒に順次リンクされた

30

40

(4)

複数の記述子リストを含めることができる。代替案では、記述子テーブルに、循環記述子 リストが含まれる。

[0007]

本発明は、メモリを有するホスト処理システムと、ホスト・コンピュータ・システムとデータ通信ネットワークの間でデータを通信するデータ通信インターフェースと、ホスト・コンピュータ・システムのメモリとデータ通信インターフェースの間でのデータのフローを制御する、上に記載の装置とを含むデータ処理システムに拡張される。

[00008]

もう1つの態様から本発明を見ると、メモリを介して第1および第2のデータ処理システムの間でデータのフローを制御する方法であって、記述子ロジックによって、メモリ内の位置をでするないで、メモリ内の位置をされるデータ・バケットを定義するフレーム記述子およびメモリ内の位置を識別するポインタ記述子を含む複数の記述子を生成することと、第1および第2のデータ処理システムによるアクセスのために、記述子ロジックによって生成された記述子を記述子テーブルに保管することとを含む方法が提供される。

[00009]

本発明の好ましい実施形態を、例のみとして、添付図面に関してこれから説明する。

【発明を実施するための最良の形態】

[0010]

まず図 1 を参照すると、本発明を実施するデータ処理ネットワークの例に、InfiniBandネットワーク・アーキテクチャ(InfiniBandは InfiniBandTrade Association社の商庫である)などの中間ネットワーク・アーキテクチャる 0 によって相互接続された、複数のホスト・コンピュータ・システム 1 0 および複数の付加デバイス 2 0 が含まれる。ネットワーク・アーキテクチャ 3 0 には、適常は、複数のデータ通信交換機 4 0 が含まれる。ネットワーク・アーキテクチャ 3 0 には、適常は、複数のデータ通信交換機 4 0 が含まれる。ポネットワークロのノードを形成する。各ホスト・コンピュータ・システム 1 0 に、PC 1 パス・アーキテクチャどのパス・アーキテクチャ 7 0 によって相互接続される、複数の中央処理装置(C P V) 5 0 およびメモリ 6 0 が含まれる。ネットワーク ウの 0 ノードとの間で、ネット・コンピュータ・システム 1 0 と、データ処理ネットワーク内の他のノードとの間で、ネット・コンピュータ・システム 1 0 と、データ処理ネットワーク内の他のノードとの間で、ネットワーク・アーキテクチャ 3 0 を介してデータを通信するために、パス・アーキテクチャに接続される。

[0011]

図2を参照すると、本発明の特に好ましい実施形態では、ネットワーク・アダプタ80に 、ホスト・コンピュータ・システム10のパス・アーキテクチャ70への取外し可能な挿 入のためのエッジ・コネクタなどのコネクタを有するプラグ可能オプション・カードが含 まれる。オプション・カードは、コネクタ270を介してバス・アーキテクチャ70に接 続可能な特定用途向け集積回路(ASIC)またはインテグレーテッド・システム・オン ・ア・チップ (Integrated System on a Chip、ISOC) 120、ISOC120に接 続される1つまたは複数の第3レベル・メモリ・モジュール250、および、ネットワー ク・アーキテクチャ30の媒体とISOC120の間でデータを通信するためにISOC 120に接続されたインターポーザ260を相持する。インターポーザ260は、ネット ワーク30への物理的接続を提供する。本発明のいくつかの実施形態では、インターポー ザ260を、単一のASIC内で実施することができる。しかし、本発明の他の実施形態 では、インターポーザ260を、複数の構成要素によって実施することができる。たとえ ば、ネットワーク30に光ネットワークが含まれる場合に、インターポーザ260に、別 の光トランシーバを駆動するリタイマ (retimer) を含めることができる。メモリ250 は、SRAM、SDRAM、またはその組合せによって実施することができる。他の形態 のメモリも、メモリ250の実施に使用することができる。ISOС120には、第1お よび第2のメモリが含まれる。アダプタ80のメモリ・サブシステムを、すぐに説明する 。以下の説明から明らかになるように、この配置は、データ処理ネットワークで動作する 分散アプリケーションの改良された性能、改良されたシステム・スケーラビリティ、ある

20

40

範囲の通信プロトコルとの互換性、およびホスト・コンピュータ・システムでの減らされた処理要件を提供する。具体的に言うと、この配置では、アダプタ80とホスト・システムでの減らされた10の間の異種通信プロトコルの共存が可能になる。そのようなプロトコルは、さまざまなアプリケーションをサービスし、同一のアダプタ80を使用し、データ構造の事前定義の租を使用することができ、これによって、ホストとアダプタ80の間のデータ転送が機能強化される。並列にオープンすることができるアリケーション・チャネルの数は、アダプタ80に割り振られるメモリ・リソースの量によって決定され、アダプタに組み込まれる処理能力に依存しない。下記から、複数の構成要素を単一の集積回路チップに統合するというISOC120の概念によって、有利なことに、製造コストが最小になり、再利用可能なシステム基本構成要素が提供される。しかし、本発明の他の実施形態で、ISOC120の要素を、別個の構成要素が提供される。ことも意解されたい。

[0012]

以下の説明では、用語「フレーム」が、ホスト・コンピュータ・システム 10で終動するソフトウェアとアダブタ80の間で転送されるデータ単位またはメッセージを指す。各フレームに、フレーム・ヘッダおよびデータ・ベイロードが含まれる。データ・ボイロードに、ユーザ・データ、高水準プロトコル・ヘッダ・データ、肯定応答、フロー制御、またはこれらの任意の組合せを含めることができる。フレーム・ヘッダの内容を、詳細にすぐに説明する。アダプタ80は、フレーム・ヘッダだけを処理する。アダプタ80は、フレームを、ネットワーク・アーキテクチャ30でより効率的に移送される、より小さいパケットに断片化することができる。しかし、そのような断片化では、一般に、データ・ベイロードは変換されない。

[0013]

本発明の特に好ましい実施形態では、データが、ネットワーク・アーキテクチャ30上で、以下でパケットと称するアトミックな単位で移送される。各パケットには、経路情報と、その後のハードウェア・ヘッダ・データおよびペイロード・データが含まれる。本発明の道常の例では、1024パイトまでのパケット・サイズが使用される。より大きいサイズのフレームは、1024パイト・パケットに断片化される。本発明の他の実施形態で、異なるパケット・サイズを使用できることを譲解されたい。

[0014]

本発明の好ましい実施形態では、アダプタ80と、ホスト・コンピュータ・システム10で稼動する複数のアプリケーションとの間の通信が、論理通信ボート(Logical Connunic ation Port)アーキテクチャ(LCP)を介してもたらされる。アダプタ80には、異な 内部データ構造へのアクセス待ち時間の最適化を可能にするメモリ階層が含まれる。このメモリ階層を、すぐに説明する。本発明の好ましい実施形態では、アダプタ80が、ネットワーク・アーキテクチャ30に宛てられたアウトパウンド(TX)データとホスト・コンピュータ・システム10に宛てられたインパウンド(TX)データと別々のパスを提供する。各パスには、それ自体のデータ転送エンジン、ヘッダ処理ロジック、およびネットワーク・アーキテクチャ・インターフェースが含まれる。これらのパスも、詳細にすぐに説明する。

[0015]

図3を参照すると、LCPアーキテクチャによって、ホスト・コンピュータ・システム 1 0で稼動するローカル・コンシューマとアダプタ80の間のインターフェースのフレーム ワークが定義される。そのようなコンシューマの例に、アプリケーションとスレッドの両方が含まれる。コンピュータ・システム 1 0 を、ユーザ・アプリケーション空間 9 0 とカーネル空間 1 1 0 に 副分割することができる。LCPアーキテクチャは、各コンシューマ 空間 9 0 から直接にアクセスすることができる。本発明の特に好ましい実施形態では、ハードウェア保護機構が、アクセス許可を解決する。LCP登録が、データ・フレームの転送の前に、カーネル空間 1 1 0 によって実行される。LCP 7 年キテクチャでは、近個プレーシールを定義する必要がない。そうではなく、LCPアーキテクチャでは、近個プレーカーを発音がない。そうではなく、LCPアーキテクチャでは、近個プレトコルを定義する必要がない。そうではなく、LCPアーキテクチャでは、近の間フレコルをで譲せるできる。

20

び制御情報を転送するための、アプリケーションとアダブタ80の間のインターフェース が定義される。その代わりに、通信プロトコルの詳細を、アプリケーションおよびアダプ タ80で実行されるプログラム・コードによってセットすることができる。アダプタ80 で使用できるチャネルの数は、LCP関連情報に使用可能なアダプタ・カード80上のメ モリの量だけによって制限される。各LCPポートを、特定の特徴の組を有するようにプ ログラムすることができる。特徴の個は、特定のプロトコルに従って、ホスト・コンニ ータチ・システム内のメモリ60とアダプタ80の間でのデータ転送を最もよくサポートするように選択される。さまざまな通信プロトコルを、各プロトコルで異なるLCPポート を使用して、同時にサポートすることができる。

[0016]

L C P アーキテクチャには、L C P クライアント100、カーネル空間110に常駐する L C P マネージャ130、および、アダプタ80に常駐する1つまたは複数のL C P コンテキスト140が含まれる。

[0017]

各LCPクライアント100は、LCPボートに接続された、単一方向アプリケーションシ ボンド・ポイントである。LCPクライアント100を、ユーザ・アプリケーションシ 間90またはカーネル110内に配置することができる。動作中に、各LCPクライアント100は、メモリ60から読み取られ、アダブタ80によってTX LCPチャネルを 介して転送されるコマンドおよびデータを作るか、アダブタ80によってメモリ60へR X LCPチャネルを大して転送されるデータを消費する。

[0018]

LCPマネージャ130は、LCPチャネルの割振りおよび割振り解除と、チャネルごとのメモリ60内の読取/書込区域の登録の要求をサービスする、信頼される構成要素である。LCPマネージャ130は、他の通信動作、アプリケーション、またはホスト・コンピュータ・システム10のオペレーティング・システムを危険にさらさずに、ユーザ空間アプリケーションが、アダプタ80のリソースを使用できるようにする。

[0019]

各LCPコンテキスト140は、特定のLCPクライアント100をサービスするのにアダプタ80が必要とする制御情報の組である。LCPコンテキスト140には、可能なコマンド、ボインタ構造、およびパッファ配述子定義など、チャネルの存在全体を通じて一定のLCPチャネル属性を含めることができる。LCPコンテキスト140には、サービスを待っているデータの量、関連するLCPチャネルにアクセスするための次のアドレスなど、LCPチャネルに関する特定のLCPサービス情報も含めることができる。LCPコンテキスト140は、アダプタ80に常駐するメモリに保管されて、アダプタ80があるチャネルのサービスを伸出し、別のチャネルのサービスを開始する時の高速LCPコンテキストの替が可能になゆてし、

[0020]

L C P ボートの開始を要求する L C P クライアント 1 0 0 は、L C P マネージャ 1 3 0 に 頼り、L C P チャネルの割振りを要求する。L C P チャネル属性は、この時に決定され、これによって、L C P ボートの挙動および L C P クライアント 1 0 0 が L C P ボートに関連して実行を許可される動作が規定される。L C P クライアント 1 0 0 は、一意の保護された形でアダプタ 8 0 にアクセスするのに使用されるアドレスを許可される。このアドレスを、ドアベル (Doorbell) アドレスと称する。

[0021]

LCPマネージャ130は、アダプタによる仮想アドレスから物理アドレスへの変換を可能にし、ユーザ空間クライアントが他のプログラムを改竄せずにこれらのホスト・メモリ 区域にアクセスできるようにするために、ホスト・メモリ60の区域を登録する責任も負

[0022]

新しいバッファの登録および前のバッファの登録解除は、実行時中に各LCPクライアン

40

(7)

ト 100が要求することができる。そのような変更は、LCPクライアント100、LCPマネージャ130、およびアダプタ80の間の情報交換のシーケンスを必要とする。

[0023]

各LC P クライアント100 およびボートは、LC P ポートによってコマンド実行のため に送られる保留中の要求をサービスするためにアダプタ80 が必要とするすべての情報を 提供するLC P コンテキスト140 に関連する。

[0024]

L C P クライアント 1 0 0 とアダブタ 8 0 の間のメモリ転送を開始し、フレームの送信を開始するために、L C P クライアント 1 0 0 は、特定の動作に関する情報を保持する記述子を用意する。L C P クライアント 1 0 0 は、アダブタ 8 0 にマッピングされたドアベル・アドレスへの入出力書込を実行する。ドアベル・アドレスに書き込むことによって、アダブタ 8 0 の L C P コンテキスト 1 4 0 が更新され、新しい要求が実行のために追加される。

[0025]

アダプタ80は、保留中の要求を有するさまざまな送信LCPポートの間で調停し、次にサービスされる送信LCPポートを選択する。

[0026]

データの受信時に、受信されたパケットのフレームおよびLCPが、識別される。記述子 を生成して、受信されたLCPに必要な動作を定義する。アダプタ860のLCPエンジン によるこれらの記述子の実行によって、着信データが、ホスト・コンピュータ・システム 10のメモリ60内でLCPチャネルに割り振られた適当なデータ・パッファに保管され

る。 【0027】

サービスされるLCPチャネルごとに、アダブタ80は、関連するLCPコンテキスト情報をロードし、この情報を使用して、データ転送の所望の組を実行する。その後、アダブタ80は、次に選択されるLCPコンテキスト140の処理に継続する。

[0028.

図4を参照すると、前に述べたように、ISOC120に、第1メモリ空間220および 230と第2メモリ空間240が含まれ、アダプタ80に、さらに、第3レベル・メモリ 250が含まれる。第1、第2、および第3のメモリは、アダプタ80のメモリ・サブシ ステム210のために間隔を空ける。本発明の好ましい実施形態では、ISOC120に データ送信動作専用のTXプロセッサ(TX MPC) 150と、データ受信動作専用 のRXプロセッサ(RX MPC) 160が含まれる。本発明の特に好ましい実施形態で は、プロセッサ150および160が、IBM PowerPC 405 RISCマイ クロプロセッサなどの縮小命令セット・コンピューティング(RISC)マイクロプロセ ッサによって実施される。メモリ・サブシステム210内で、ISOС120に、第1お よび第2のメモリ空間の他に、TXプロセッサ150に関連するデータ・キャッシュ18 0および命令キャッシュ170が、RXプロセッサ160に関連する第2データ・キャッ シュ190および第2命令キャッシュ200と共に含まれる。3つのレベルの間の相違は 、メモリのサイズおよび関連するアクセス時間である。すぐに明らかになるように、メモ リ・サブシステム210は、 T X プロセッサ150 および R X プロセッサ160 の両方に よる命令およびデータへの便利なアクセスと、スケーラビリティと、削減された製造コス トのためのTXプロセッサ150およびRXプロセッサ160の間のリソースの共用とを 容易にする。

[0029]

第1レベル・メモリ空間(M 1) 2 2 0 および 2 3 0 に、T X - M 1 メモリ空間 2 2 0 および R X - M 1 メモリ空間 2 3 0 が含まれる。T X - M 1 メモリ 2 2 0 は、T X プロセッサ 1 5 0 によってのみアクセスでき、R X - M 1 メモリ 2 3 0 は、R X プロセッサ 1 6 0 によってのみアクセスできる。動作中に、第 1 レベル・メモリ空間 2 2 0 および 2 3 0 は、一時データ構造、ペッダ・テンプレート、スタックなどを保持するのに使用される。第

1 レベル・メモリ空間 2 2 0 および 2 3 0 の両方が、0 待ち状態に反応する。第 1 レベル・メモリ空間 2 2 0 および 2 3 0 のぞれぞれは、プロセッサ 1 5 0 および 1 6 0 の対応する 1 つのデータ・インターフェースだけに接続され、命令インターフェースには接続されない。この配置によって、キャッシュ可能およびキャッシュ不能の両方の第 1 レベル・メモリ区域を使用可能にすることができるのと同時に、第 1 レベル・メモリ空間 2 2 0 および 2 3 0 内の データへの効率的なアクセスを維持できるようになる。 $\{0,0,3,0,1\}$

第2レベル・メモリ空間(M2) 2 4 0 は、プロセッサ 1 5 0 および 1 6 0 の両方、アダプタ8 0 の他の構成要素、およびホスト・コンピュータ・システム 1 0 から使用可能な共同メモリである。第2レベル・メモリ空間 2 4 0 へのアクセスは、第1レベル・メモリ空間 2 4 0 へのアクセスは、第2レベル・メモリ空間 2 4 0 が、共用される内部バスを介してより多くのエージェントによって使用されるしらである。第3レベル・メモリ空間 2 5 0 も、共用リンースである。本発明の特に対しい実施形態では、アダプタ8 0 に、その上で第1レベル・メモリ空間 2 2 0 および 2 3 0 と第2レベル・メモリ空間 2 4 0 の両方がプロセッサ 1 5 0 および 1 6 0 と同一の Λ S 1 C に集積される、コンピュータ周辺回路カードが含まれる。共用メモリ空間 2 4 0 および 2 5 0 は、一般に、高速で頻繁なアクセス・サイクルを必要としないデータ・タイプに使用される。そのようなデータ・タイプには、 Λ C P コンテキスト 1 4 0 および 仮想アドレスを検テーブルが含まれる。この共用メモリ空間 2 4 0 および 2 5 0 は、プロセッサ 1 5 0 および 1 6 0 の命令インターフェースおよびデータ・インターフェースの両方からアクセス・可能である。

[0031]

アダプタ80は、送信データ・フローと受信データ・フローを別々に処理する。送信パス および受信パスのプロセッサ150および160は、タスク間の切替のオーバーヘッドを 防止し、あるパス内の一時的な処理負荷を他のパスから分離し、着信データ・ストリーム および発信データ・ストリームの処理に2つの組込みプロセッサを使用することを促進す る。図5を参照すると、ISOC120に、送信パス・ロジック280および受信パス・ ロジック290と、共用ロジック300が含まれる。送信パス・ロジック280には、各 LCPチャネルの詳細をデコードし、LCP関連コマンドを実行のために取り出すLCP TXエンジン310と、アダプタ80へのフレームの転送を制御するTXロジック32 0と、TXフレームおよびパケット処理の管理用の前述のTXプロセッサ150と、命令 および一時データ構造を保持する前述の第1レベルTXメモリ220と、リンク・ロジッ ク330と、フレームのデータ・パケットへの断片化の経路指定処理などのデータ・フロ ー 処理およびパケット 処理を管理する際に T X プロセッサ 1 5 0 を支援するロジックとが 含まれる。TXプロセッサ150は、プロセッサが例外およびエラーの際にのみ割り込ま れる、ポーリングのみ方式に基づいてタスクを直列に処理する。第1レベルTXメモリ2 20は、プロセッサ150によって、TXロジック320との通信に使用される。受信パ ス・ロジック290には、リンク・ロジック340と、着信パケットのヘッダ処理および そのようなパケットのフレームへの変換または組立の際に前述のRXプロセッサ160を 支援するハードウェアと、 R X フレームおよびパケット処理用の前述の R X プロセッサ 1 60と、命令を保持する前述の第1レベルRXメモリ230と、ネットワーク・アーキテ クチャ30からのフレームの転送を制御するRXロジック350と、各LCPチャネルの 詳細をデコードし、関連するLCPデータ構造内の着信データをホスト・コンピュータ・ システムのメモリ60に保管し、LCPクライアント100によってアダプタ80による 使用のために供給される時に、空フレーム・バッファへのポインタを受け入れ、登録する 、 L C P R X エンジン 3 6 0 とが含まれる。 R X プロセッサ 1 6 0 は、 R X プロセッサ 160が例外およびエラーの際にのみ割り込まれる、ポーリングのみ方式を使用してタス クを直列に処理する。第1レベルRXメモリ230は、RXプロセッサ160によって、 RXロジック350との通信に使用される。

[0032]

40

20

(9)

前に述べたように、ISOC手法では、アダプタ80および、回路ボードおよび他のサポ ート・モジュールなどのアダプタの他の構成要素に関連する製造コストの削減が可能にな る。ISOC手法では、アダプタ80の単純さも高まり、これによって信頼性が高まる。 ISOC120の要素の間の接続の数は、効果的に無制限である。したがって、複数の幅 広い相互接続パスを実施することができる。ホスト・コンピュータ・システム10でのデ ータ処理オーバーヘッドを減らすために、ホスト・メモリ60との間のデータ転送動作は 大部分がISOC120によって実行される。ISOC120は、着信パケットおよび 発信パケットのヘッダの処理も実行する。送信中に、ISOC120は、ヘッダを作り、 ネットワーク・アーキテクチャ30に経路指定する。受信中に、アダプタ80は、システ ムのメモリ内でのヘッダの位置を判定するためにヘッダを処理する。レベル1メモリ22 0 および230は、0 待ち状態メモリであり、スタック、テンプレート、テーブル、およ び一時保管場所などのプロセッサ・データ空間を提供する。本発明の特に好ましい実施形 態では、送信パス・ロジック280、受信パス・ロジック290、および共用ロジック3 00が、コアと称する、より小さい論理要素から作られる。用語コアが使用されるのは、 これらの要素が、それらを異なる応用例に使用できるようにする独立型の特性を有する個 々のロジックとして設計されるからである。

[0033]

前に示したように、送信パス・ロジック $2 \, 8 \, 0$ は、送信プレームまたは発信プレームを処理する責任を負う。プレーム送信は、パス・アーキテクチャ $7 \, 0$ を介して、ホスト・コンピュータ・システム $1 \, 0$ のに $P \, U$ $5 \, 0$ などの $C \, P \, U$ によって 開始される。 $1 \, S \, O$ に $1 \, 2 \, 0$ には、パス・アーキテクチャ $1 \, 0$ のご $1 \, 2 \, 0$ にはは、パス・アーキテクチャ $1 \, 0$ を通信するパス・インターフェース・ロジック $3 \, 7 \, 0$ を含まれる。 $1 \, S \, O$ に $1 \, 2 \, 0$ に $1 \, 2$

[0034]

前に示したように、受信バス・ロジック 290は、着信パケットを処理する責任を負う。まず、ネットワーク・アーキテクチャ30から受信されたパケットが、リンク・ロジック 340によって処理される。リンク・ロジック340に、ヘッダおよびペイロードのフォーマットのパケットを再作成する。パケット・フォーマットおよびホスト・メモリ60内での宛先を判定するために、ヘッダが、RXプロセッサ160によって処理される。リンク・ロジック340には、それぞれがネットワーク・アーキテクチャ30に接続可能である1つまたは複数のポートを含めることができる。RX LCPエンジンは、パス・アーキテクチャ370を介してデータをホスト・メモリ60に転送する責任を負う。

[0035]

送信パス・ロジック 2 8 0 には、T X L C P エンジン 3 1 0 と T X プロセッサ 1 5 0 の 間の H e a de r I n 先入れ先出しメモリ(F I F O) 4 0 0 が含まれる。受信パス・ロジックには、R X プロセッサ 1 6 0 と R X L C P エンジン 3 6 0 の間の H e a de r O u t F I F O 4 1 0 が含まれる。追加の F I F O およびキューを、T X ロジック 3 2 0 内および R X ロジック 3 5 0 内に設けることができる。これらの F I F O およびキューを、すぐに説明する。

[0036]

共用ロジック300には、送信パス・ロジック280および受信パス・ロジック290に よって共用されるすべての要素が含まれる。この要素には、前述のパス・インターフェー 50

ス・ロジック370、パス・ブリッジング・ロジック380、PLB390、第2レベル・メモリ240、およびリモート第3レベル・メモリ250へのアクセスを提供するコントローラ420が含まれる。パス・インターフェース・ロジック370は、パス・アーキテクチャ70上でマスタおよびスレーブの両方として動作する。スレーブとして、パス・インターフェース・ロジック370は、パス・ロジックは、CPU50が、第2レベル・メモリ240に、コントローラ420を介して第3レベル・メモリ250に、および、150C120の何以ビジスタは、一般に、CPU50、TXプロセッサ150、およびRXプロセッサ160によってアクセスすることができる。マスタとして、パス・インターフェース・ロジックは、TX LCPエンジン310およびRX LCPエンジン360が、ホスト・コンピュータ・システム10のメモリ60にアクセスできるようにする。図5では、「M」がマスタ接続、「S」がスレーブ接続を示す。

[0037]

[0038]

A. 送信方向では、情報が、パス・アーキテクチャ70から第1インターフェース・ロジックを介して1SOC120に持ってこられる。受信方向では、情報が、ネットワーク・アーキテクチャ30から第2インターフェース・ロジック450を介して1SOC120に持ってこられる。

[0039]

B. 送信方向では、第1インターフェース・ロジック440を介してISOC120に持ってこられた情報が、第1制御ロジック460によって処理される。受信方向では、第2インターフェース・ロジック450を介してISOCに持ってこられた情報が、第2割御ロジック470によって処理される。

[0040]

C. 送信方向では、フレーム・ヘッダが、第1制御ロジック460で発信フレームについて抽出され、プロセッサ・ロジック480によって処理される。プロセッサ・ロジック480によって処理される。プロセッサ・ロジック480によって処理される。受信方向では、フレーム・ヘッダが、第2制御ロジック470に渡される。受信方向では、フレーム・ヘッダが、第2制御ロジック470で着信フレームから抽出され、プロセッサ・ロジック480によって処理される。プロセッサ・ロジック480によって処理される。プロセッサ・ロジック480によって処理される。プロセッサ・ロジック480によって処理される。所の金を生成する。着信フレームのベイロードは、第1制御ロジック460に渡される。両方の方向で、プロセッサ480は、ベイロード・データを直接には処理しない。

[0041]

D. 送信方向では、第2制御ロジック470が、プロセッサ・ロジック480から受け取った命令に従って発信ベイロード・データをパッケージする。受信方向では、第1制御ロジック460が、プロセッサ・ロジック480から受け取った命令に従って着信ベイロード・データをパッケージする。

[0042]

E. 送信方向では、情報が、第2インターフェース・ロジック 450 からその死先へネットワーク・アーキテクチャ30を介して移動される。受信方向では、情報が、第1インターフェース・ロジックからその宛先へパス・アーキテクチャ70を介して移動される。

[0043]

ホスト・コンピュータ・システム 1 0 で動作するソフトウェアへのインターフェースを、 4 3 0 に示す。同様に、プロヤッサの入力および出力で動作するマイクロコードへのイン

40

ターフェースを、 4 9 0 および 5 0 0 に示す。 【 0 0 4 4 】

図7を参照して、以下は、ISOC120を通る送信データ・フレームのフローの1例の より詳細な説明である。ISOC120は、ISOC120内の情報のさまざまなフォー マットに基づいて、LCPコンテキスト・ドメイン510、フレーム・ドメイン520、 およびネットワーク・ドメイン 5 3 0 に分割することができる。 TX LCPエンジン 3 10には、LCP要求FIFO550、直接メモリ・アクセス(DMA) ロジック560 、フレーム・ロジック580、および前述のLCPコンテキスト・ロジック140が含ま れる。LCP要求FIFO550、DMAロジック560、およびLCP TXコンテキ スト・ロジック590は、LCPコンテキスト・ドメイン510に常駐する。フレーム・ ロジック580は、フレーム・ドメイン520に常駐する。TXロジック320、第1レ ベルT X メモリ空間 2 2 0 、およびT X プロセッサ 1 5 0 は、フレーム・ドメイン 5 2 0 とネットワーク・ドメイン530の境界にまたがる。TXリンク・ロジック330は、ネ ットワーク・ドメイン530に常駐する。本発明の特に好ましい実施形態では、Head erIn FIFO 4 0 0 が、第 1 レベル T X メチリ 空間 2 2 0 に一体化される。一般に 、ホスト・コンピュータ・システム10で実行されるアプリケーションが、フレームを作 成する。フレームは、その後、アダプタ80のTX LCPチャネルを使用して送信され る。アプリケーションとアダプタ80の間のハンドシェークは、LCPマネージャ130 によって前に実行された初期化を前提とする。LCPサービス要求を追加するために、L CPクライアント100が、アダプタ80に、1つまたは複数の追加の送信フレームが実 行の準備ができていることを知らせる。これは、ドアベルに制御ワードを書き込むことに よって実行される。ドアベルのアドレスは、LCPポートに一意に関連し、他のプロセス によるアクセスから保護されるアドレスを使用して、書込動作が、バス・アーキテクチャ 70上での物理書込サイクルに変換される形で割り振られる。アダプタ80は、書込動作 を検出し、特定のLCPクライアント100の前の要求の項目を増分することによって、 新しい要求をログに記録する。これは、関係するLCPコンテキスト140の一部である 。アダプタ80のメモリ・サブシステム210内に保持される調停リストも、更新される 。単純な例では、調停で、保留中の要求を有するすべての送信LCPチャネルの間で前述 のFIFO方式550が使用される。あるLCPチャネルがサービスされている間に、次 のLCPチャネルが選択される。サービス・サイクルは、対応するLCPコンテキストが TX LCPエンジン310にロードされる時に開始される。その後、LCPコンテキス ト 1 4 0 にアクセスして、 L C P チャネルをサービスするアトミック・オペレーションを 導出し、そのような動作のパラメータを判定する。たとえば、そのようなアトミック・オ ペレーションは、LCPコンテキスト140に記録されたLCPチャネル属性に基づくも のとすることができる。完全なサービス・サイクルに、通常は、LCPクライアント10 0によって作成される複数のアトミックな記述子をフェッチし、実行するためにアダプタ 80によって実行されるアクティビティの組が含まれる。 TX LCP チャネルの場合に サービス・サイクルに、一般に、ホスト・メモリ60からアダプタ80のメモリ・サブ システム210に複数のフレームを読み取ることが含まれる。最後に、修正を必要とする すべてのLCPコンテキスト情報(言い換えると、LCPサービス情報)が、アダプタ8 0のメモリ・サブシステム210内で更新される。一般に、アダプタ80によってLCP サービス・サイクル内で最初に実行される動作は、次に処理される記述子を取り出すこと である。

Inn 4 5

ISOC120による送信フレームの処理には、通常は下記のステップが含まれる。 【0046】

A. 後続 L C P ポート・フレーム記述子の取出

次に取り出される記述子のアドレスは、LCPチャネルのコンテキスト140の一部として保管される。アダプタ80は、ホスト・メモリ60から記述子を読み取り、LCPチャネル属性に基づいてその記述子をデコードする。記述子によって、新しいフレーム・ヘッ

30

40

50

(12)

ダのサイズ、データ・ペイロードのサイズ、およびこれらの項目の位置が定義される。 【0047】

B、仮想アドレスの物理アドレスへの変換

データ・パッファが、アプリケーション内で仮想メモリ・アドレスによって参照される場合に、そのアドレスは、アドレス変換という追加処理を受けなければならない。この場合に、アプリケーションによって使用される仮想アドレスが、アダプタ80がホスト・メモリ60にアクセスする間にアダプタ80によって使用可能な物理アドレスに変換される。これは、ページ境界を超えることを監視し、LCPマネージャー30によってアダプタ80のメモリ・サブシステム 210に書き込まれる物理ページ位置情報を使用することによって行われる。仮想アヒスから物理アドレスへの変換処理は、記述デテーブルが、信頼されないLCPクライアント100によって作成される場合のセキュリティ手段としても働く。これによって、ホスト・メモリ600無関係な区域への許可されないアクセスが防かされる。

[0048]

C. フレーム・ヘッダの競取

物理アドレッシングを使用して、TXフレームのヘッダおよびベイロード・データが、ホスト・メモリ60内のパッファから読み取られる。その後、ヘッダが、TX Headerln F1F0400に保管される。ヘッダ取出が完了した時に、アダプタ80は、ヘッダの処理をTXプロセッサ150によって開始できることを示す内部フラグをセットする。

[0049]

D. フレーム・データの読取

ペイロード・データが、ホスト・メモリ60から読み取られ、アダブタ80によってデータFIF0570は、関7では、TXロジック32 に常駐するものとして図示されている。しかし、データFIF0570を、第1レベル TXメモリ空間 220に一体化することもできる。データ競取トランザクションは、送信されるデータのすべてがアダブタ80のメモリ・サブシステム 210に保管されるまで継続する。設販動作の完了に続いて、状況指示が、LCPクライアント100に返される。ヘッダが日 α 10 に FIF0400に読み取られてすぐに、ヘッダの処理を開始できることに留意されたい。データ全体が読み取られるのを待つ必要はない。

E. フレーム・ヘッダの処理

ペッダ処理は、TXプロセッサ150によって実行される。ヘッダ処理は、プロトコル依存であり、LCPアーキテクチャの外部のプロトコル情報が用いられる。TXプロセッサ150は、TXプロとサウ150は、TXプロとサウ150は、TXプロとサウ150は、TXプロとサウ150は、TXプロとサウ150は、TXプロとサウ150は、サプシステム210に既に保管された路路振送・アウェス中にアダブタ80のメモリ・サブシステム210に既に保管されたいるがあります。TXプロセッサ150は、新しいヘッダが用を自由を「FIFO400の内ででなることと、サフーターでアーキテクチャ30を介してパケットを送信するのに使用されるフォーマットであり、経路指定情報を含む、1つまたは複数のパケット・ヘッダが作られる。ベイロード・サイズより大きい場合には、元のベイロード・データの連続するデータ・セグメントに関してそれぞれが使用される複数のパケット・ヘッダを生成して、ネットワーク・アーキテクチャ30によって許容される最大パケット・サイズより大きい場合には、元のベイロード・データの連続するデータ・セグメントに関してそれぞれが使用される複数のパケット・ヘッダを生成して、ネーイロードを断折化する。

[0051]

F. 送信用のパケット・ヘッダのキューイング

40

50

[0052]

G. 送信用のパケット・ヘッダおよびパケット・データのマージ ネットワーク・アーキテクチャ30でのパケットの送信は、コマンドがHeaderOu

T F1F0540内で準備ができており、データF1F0570に、関連するパケット の送信を完了するのに十分なデータが含まれる時に、必ずトリガされる。巡回冗長検査(CRC)を、各パケットのヘッダおよびデータに追加することができる。各完全なパケットが、TXリンク・ロジック330を介してネットワーク・アーキテクチャ30に転送される。

[0053]

各フレームの送信処理は、すべてのフレーム・データが、1つまたは複数のパケットによってネットリーク・アーキテクチャ30で送信された時に完了する。アダプタ80によって処理されるフレームごとに、第20LCPクライアント100を介してアプリケーションに 状況を返すことができる。この状況は、ホスト・メモリ60からアダプタ80へのフレーム・データ転送の完了、フレーム送信自体の完了、または他のレベルの送信状況とすることができる。

[0054]

どの瞬間でも、アダブタ80は、次にサービスされるLCPの選択、LCPチャネルAのサービスの開始、LCPチャネルBの最後のフレームのデータのDMA取出の実行、LCPチャネルCのフレーム・ヘッダの処理および断片化、LCPチャネルDから発するパケットの送信のうちの一部またはすべてを平行に実行することができる。

[0055]

[0056]

図8を参照して、以下は、例のみとして、RX LCPポートを使用するアプリケーショ ンによるデータ・フレーム受信の説明である。ISOC120の動作は、LCPによって サポートされるプロトコルのタイプに応じて変更することができる。アプリケーションと アダプタ80の間のハンドシェークは、LCPマネージャ130によって前に実行された 初期化を前提とする。 RX LCPエンジン360には、LCP割振りロジック620、 LCPコンテキスト・ロジック610、およびDMAロジック630が含まれ、これらの すべてが、LCPコンテキスト・ドメイン510に常駐する。RXプロセッサ160、第 1 レベルRXメモリ空間230、およびRXロジック350のすべてが、フレーム・ドメ イン 5 2 0 とネットワーク・ドメイン 5 3 0 の間の境界にまたがる。 R X リンク・ロジッ ク340およびパケット援助ロジック600は、ネットワーク・ドメイン530に常駐す る。本発明の特に好ましい実施形態では、HeaderOut FIFO410が、第1 レベルRXメモリ空間230内に配置される。ISOC120によってネットワーク・ア ーキテクチャ30から受信されたフレームは、ホスト・メチリ60内の L C P クライアン ト・パッファに書き込まれる。メモリ・パッファの可用性は、LCP RXクライアント 100によって判定され、着信データ・フレームの挿入のためにアダプタ80に示される 。LCPクライアント100は、送信される準備ができた新しいフレームについて送信パ ス・ロジック280が知らされる前に述べた形に似て、ISOC120の受信ドアベルに 書き込むことによってバッファを提供する。ドアベル・レジスタ・アドレスは、書込動作 がパス・アーキテクチャ70への物理書込サイクルに変換されるように割り振られる。ア ダプタ80は、書込動作を検出し、特定のLCP RXクライアント100の使用可能な ワード項目の数を増分することによって、空のメモリ区域の新たな提供をログに記録する 。使用可能なワード・カウントは、関係するLCPコンテキスト140の一部である。ア プリケーションは、パッファ内の受信したフレームの処理を完了する時に、必ずドアベル に書き込む。この書込サイクルによって、新たに使用可能なメモリ空間のワード数が示さ れる。LCPコンテキスト内のカウントが、その量だけ増分される。ネットワーク・アー キテクチャ30から受信されたパケットは、アダプタ80によってホスト・メモリ60内 の連続する空間に組み立てられる、より大きいフレームの一部である場合がある。ISO C120による受信されたフレームの処理には、一般に、下記のステップが含まれる。

20

40

A. パケット・ヘッダとデータの分離

(14)

[0057]

B. パケット・ヘッダのデコードおよび L C P フレーム・ヘッダの生成。 パケット・ヘッダをデコードして、パケットが属するフレームの I D 、ペイロードのサイ

バケット・ヘッタをデコードして、バケットが属するフレームの1 D、ベイロードのサイズ、およびフレーム・データのサイズを示すフィールドを提供する。バケット・ヘッダが、RX HeaderIn FIFO640に関するリーダーになるならば、指示が、RX プロセッサ160に送られる。RXプロセッサは、パケット・ヘッダ情報を処理し、バケット・データの転送に必要な情報を含むLCP関連コマンドを生成する。そのような情報には、パケットのアドレスおよび長さが含まれる。ヘッダ処理の終りに、記述子または記述子の組が、LCP RX HeaderOut FIFO410に書き込まれ、指示がトリガされる。

[0058]

C. RX LCPコンテキスト内のデータの転送

記述子が、RX LCPエンジン360によってRX HeaderOut FIFO410から取り出され、デコードされる。記述子には、LCP番号、パケット・アドレス、パケット・データ長、および、アダプタ80のメモリ・サブシステム210に転送されるデータのソース・アドレスが含まれる。RX LCPエンジン340は、LCPコンテキスト情報を使用して、ホスト・メモリ60内の書き込まれるターゲット物理アドレス(または、ページにまたがる場合には複数のアドレス)を作成し、DMA転送を開始して、データを書き込む。

[0059]

D. ISOC DMAトランザクション

ISOC120は、適当なパス・コマンドを選択し、可能な最長のパーストを実行することによって、パス・アーキテクチャ70でのトランザクションの最適化を目指す。

[0060]

どの瞬間でも、アダブタ80は、LCPチャネルXのパッファ割振りの処理、LCPチャネルAのインパウンド・データ書込サービスの開始、LCPチャネルBのデータのDMA ストアの実行、LCPチャネルC宛のパケットのフレーム組立の処理、およびLCPチャネルDのパケットの受信の一部またはすべてを並列に実行することができる。

[0061]

R X プロセッサ 1 6 0 および T X プロセッサ 1 5 0 でのフレーム処理オーバーヘッドを最 小にするために、パケット扱助ロジック 6 0 0 に、フレーム断片化ロジック、C R C およ びチェックサム計算ロジック、およびマルチキャスト処理ロジックが含まれる。

[0062]

TX LCPエンジン310およびRX LCPエンジン360の両方とホスト10の間のデータ・フローを、これから詳細に説明する。TX LCPボートおよびRX LCPボートの両方で、データ転送用のメモリ・パッファと、そのようなメモリ・パッファをボイントする記述子構造が使用される。記述子構造は、データ・プロパイダとデータ・コンシューマの間でデータ・パッファを管理し、データ・プロパイダによって使用される空のメモリ・パッファを返すのに使用される。記述子は、物理アドレスまたは仮想アドレスのいずれかに基づいてメモリ・パッファをボイントする。

[0063]

TX LCPチャネルは、ホスト・メモリ60からISOC120のパッファへのデータ

30

40

50

転送の責任を負う。ロジックの他の層は、ISOCI20のパッファからネットワーク3 0にデータを転送する責任を負う。RX LCPチャネルは、ネットワーク30から受信されたデータのホスト・メモリ60の転送の責任を負う。

[0064]

TX L C P エンジン 3 1 0 および R X L C P エンジン 3 6 0 は、比較的多数の L C P チャネルを扱うことができる。各 L C P チャネルは、それに固有のすべての情報を含むパラメータの組を有する。この情報には、チャネルの構成、現在の状態、および状況が含まれる。あるチャネルに関連する L C P コンテキスト 1 4 0 が、チャネルの初別化中に L C P マネージャ 1 3 0 によってセットされる。チャネル動作中に 、L C P コンテキスト 1 4 0 の内容が、 I S O C 1 2 0 のみによって更新される。 L C P コンテキスト 1 4 0 は、ア ダブタ 8 0 のメモリ・サブシステム 2 1 0 内のコンテキスト・テーブルに保管される。 L C P チャネルの L C P コンテキスト 1 4 0 へのアクセスは、 L C P 番号に従って実行される。 L C P の R X チャネルおよび T X チャネルでは、異なる L C P コンテキスト・精造が使用される。

[0065]

A. ホスト10のソフトウェアが、ホスト10のメモリ60内で、送信されるデータと共にパッファを準備する。

B. ソフトウェアが、パッファ内のデータが送信の準備ができていることを ISOC 12 0に通知する。

C. ISOC120が、バッファからデータを読み取る。

D. ISOC120が、ホスト10のソフトウェアに対して、読み取られ、新しいデータ を転送するためにホスト10のソフトウェアによって再利用することができるパッファを 適別する。

[0066]

LCP RXチャネルでのイベントの順序は、次の通りである。

A. ホスト10のソフトウェアが、ISOC120が受信されたデータを書き込むことが できるパッファを準備する。

B. ソフトウェアが、空きパッファがホストのメモリ 6 0 内で準備ができていることを ISOC 1 2 0 に通知する。

C. ISOC120が、データをバッファに書き込む。

D. ISOC120が、ホスト10のソフトウェアに対して、受信されたデータが書き込まれ、ソフトウェアによって処理されることができるパッファを識別する。

[0067]

ソフトウェアが、ISOC120によって使用されるパッファを準備する時に、パッファ情報が、ドアベル・レジスタを介して追跡される。ISOC120によって使用されるパッファに関する情報は、状況更新を使用してまたは完了キューを介して、ソフトウェアに 返される。TX LCPチャネルについて、パッファに、TX LCPエンジン310によってISOC120に転送され、処理されて、ネットワーク30での送信用の1つまたは複数のパケットになるデータおよびハッダの情報が含まれる。ヘッダは、ISOC12の「Xプロセッサ150によって、ネットワーク30で送信されるパケットのハッダを生成するのに使用される。RX LCPチャネルについて、空きパッファが、ホスト10のソフトウェアによってアダブタ80に割り当てられる。アダプタ80は、受信されたパケットをパッファに書き込む。

40

[0068]

記述子によって、ISOC120およびホスト10のソフトウェアの両方に既知のデータ 構造が定義されている。ソフトウェアは、記述子を使用して、ISOC120に制御情報 を転送する。制御情報は、所望の機能に応じて、フレーム記述子、ポインタ記述子、また は分岐記述子の形とすることができる。ソフトウェア内およびISOC120内の記述子 ロジックは、行われる制御手段に従って記述子を生成し、修正する。そのような手段を、 すぐに説明する。フレーム記述子には、パケットの記述子(たとえば、データ長、ヘッダ 長など)が含まれる。ポインタ記述子には、データ位置の記述子が含まれる。分岐記述子 には、記述子位置の記述(たとえば、記述子のリンク・リスト)が含まれる。記述子内の 情報は、TX LCPエンジン310およびRX LCPエンジン360によって実行さ れるデータ移動動作の、ホスト10内のソフトウェアによる制御に使用される。TXパケ ット・ヘッダを生成するためにフレームを処理するのに使用される情報は、フレームのヘ ッダに配置される。図9を参照すると、記述子を、単一のテーブル700内に設けること ができ、LCPコンテキスト140が、テーブル700の先頭をポイントする。図10を 参照すると、記述子を、リンクされた記述子テーブル720から740の構造で配置する こともできる。LCPチャネル初期化の後に、LCPコンテキスト140は、構造内の最 初の記述子テーブル720の先頭をポイントする。分岐記述子750から770は、テー ブル720から740のリンク・リストを生成するのに使用され、ここで、記述子テーブ ル 7 2 0 から 7 4 0 の終りの分岐記述子 7 5 0 から 7 7 0 は、別のテーブル 7 2 0 から 7 40の始めをポイントする。図9に戻ると、分岐記述子は、循環バッファを生成するのに も使用することができ、ここで、テーブル700の終りの分岐記述子710は、同一のテ ーブル700の始めをポイントする。循環パッファは、受信パスで使用することもできる 。 この場合に、 L.C.P.コンテキスト 1 4 0 が、バッファの先頭をポイントするように開始 される。バッファは、ISOC120がその終りに達した時に、ラップ・アラウンドされ る。ホスト10のソフトウェアは、ホスト10のメモリ60に(受信パスと送信パスの両 方について)、またはアダプタ80のメモリ250に(送信パスのみについて)記述子を 書き込むことができる。アダプタ80のメモリ・サブシステム210への記述子の書込に は、ホスト10のソフトウェアによる入出力動作が含まれ、アダプタ80のメモリ・サブ システム210が占有される。ホスト10のメモリ60での記述子の書込は、アダプタ8 0が、新しい記述子を読み取らなければならない時に、必ずホスト10のメモリ60にア クセスすることを必要とする。ソフトウェア記述子の位置は、LCPチャネルごとに独立 に、 L C P マネージャ 1 3 0 によって定義される。記述子の位置は、システム性能最適化 に従って定義される。記述子は、キューの構成での柔軟性を提供する。

[0069]

TX LCPエンジン310およびRX LCPエンジン360は、記述子テーブル内の 記述子にアクセスし、データ・バッファにアクセスするのに、アドレスを使用する。アド レスは、物理アドレスまたは仮想アドレスのいずれかとすることができる。用語物理アド レスは、ISOC120が、そのままでバス70に駆動できるアドレスを指す。用語仮想 アドレスは、物理アドレスではなく、ソフトウェアまたはマイクロコードによって使用さ れるアドレスを指す。仮想アドレスは、物理アドレスを生成するために、マッピングを受 けなければならない。TX LCPエンジン310およびRX LCPエンジン360に よって使用されるアドレスは、LCPチャネル・コンテキスト140内のポインタ、ホス ト10で稼動するソフトウェアによって準備される記述子内のポインタ、RXプロセッサ 160によって準備される記述子内のポインタ、およびTXプロセッサ150によって準 備される記述子内のポインタ(完了メッセージを返すのに使用される)という異なるソー スを有することができる。ボインタは、記述子またはデータ・バッファをポイントするこ とができる。TX LCPエンジン310およびRX LCPエンジン360によって使 用されるすべてのアドレスを、任意選択として、パス70上の物理アドレスとして使用さ れる新しいアドレスにマッピングすることができる。アドレス・マッピングは、TX L CPエンジン310およびRX LCPエンジン360によって行われる。ISOC12

30

40

○は、ローカル・メモリ210を使用して、変換テーブルを保持する。 LCPマネージャ130は、メモリ登録中にアダブタ80に変換テーブルを書き込む。アドレス・マッピングによって、パッファまたは記述子テーブルに仮想アドレスを使用できるようになる。想アドレッシングによって、物理的に複数の物理ページに配置される仮想パッファの管理が可能になる。アドレス・マッピングによって、ホスト10が、ソフトウェアのための変換してセッサを必要とせずに、仮想アドレスを使用するアプリケーションを直接に扱えるようになる。

【0070】 図11 を参照すると、この図には、ホスト10のソフトウェアから見えるパッファ880 のイメージ800が示されている。ホスト10内のメモリ60にアクセスするのに使用される、アドレスの物理マッピング810も示されている。仮想ポインタが、パッファ内の位置を820ポイントする。この例のパッファは、ホスト10のメモリ60内の少数の遮蔽しないページ840から870を占める仮型パッファである。LCPエンジ310および360は、変換テーブル830を介してアドレスを変換することによってマッピングを実行する。変換テーブル830を介してアドレスを変換することによってマッピングを実行する。変換テーブル840から870が発型アドレス・ポインタを保持する。アダブタ80内でのアドレス・マッピングによって、ホスト10のメモリ60内で記述子およびデータ・パッファをマッピングする時の柔軟性が可能になる。アダブタ80内でのアドレス・マッピングによって、ホスト10のメフトウェア・パッファへの直接接続も可能になる。

[0071]

アダブタ80がホストのメモリ60に書き込む各パケットは、それに関連する状況を有する。状況を用いると、アダブタ80とホスト10のソフトウェアの間の同期化が可能になる。状況は、パケットの異なる信頼性レベルを示すのに使用することができる。ISOC120は、下記の状況ライト・パックを提供する:送信DMA完了は、TXパケット内のデータがアダプタ80に読み込まれたことを示し;信頼される送信は、ネットワーク30でのデータ送信の完了を示すために返され;受信DMA完了は、メモリ60への受信データ転送の完了を示し;信頼される受信は、ネットワーク30内の宛先ノードによる送信パケットの受信を示す。

[0072]

TXフレーム記述子には、2パイトの状況フィールドが含まれる。状況ライト・パックは、トランザクション状態が記述子にライト・パックされることを意味する。状況には、ホスト10のソフトウェアがポーリングできる完了ビットが含まれる。ホスト10のソフトウェアは、セットされた完了ビットを見つけた時に、そのフレーム記述子によって定義されてフレームに関連するパッファを再利用することができる。 【0073】

完了キューは、RX LCPチャネルによって実施される。完了キューによって使用されるLCPチャネルは、どのRX LCPチャネルによっても実施することができる条軟性 および特性のすべてを有する。TXプロセッサ150およびRXプロセッサ160は、 沢ライト・パックを生成して、信頼される送信、信頼される受信、受信DMA完了、また は送信DMA完了を示す。フレームに関連する異なる指示を、異なる場合に使用すること ができる。たとえば、信頼される送信の場合に、TXプロセッサ150は、パケット送信の状況を示す内部レジスタを読み収る。信頼される受信の場合に、RXプロセッサ160が、肯定応答を含む受信されたパケットとして完了指示を得る。受信DMA完了の場合に、RXプロセッサ160が、フレーム完了情報を使用する。送信DMA完了の場合に、RXプロセッサ150が、アダプタ80での送信用フレームの受信を示す。完了キューは、

単一のTX LCPチャネルまたは単一のRX LCPチャネルによって使用することができ、あるいは、複数のチャネルによって共用することができる。アダプタ80のマイクロ・コードが、RX LCPエンジン360のコマンド・キューへのフレーム記述子を開

[0074]

T X ソフトウェア / アダブタ・ハンドシェークに、T X L C P ボートよび完了 R X L C P ボートが含まれる。各 L C P 送信チャネルでは、下記のデータ構造が使用される。 メモリ・マップされたアドレスとして実施され、記述子およびデータを処理する場分要求 についてアダブタ80 に知らせる、ドアペル項目。各プロセスは、ドアペル・アクセスに 使用されるメモリ・マッピングされたアドレスの単一のページへの一意のアクセスを有する。

LCP属性フィールドおよび状況フィールドを含む、アダプタ・メモリ空間 2 1 0 内の LCP コンテキスト項目。

送信記述子の構造。この構造は、ホスト10のメモリ60内の複数の物理ページにまたがることができる。仮想アドレッシングが、記述子について使用される場合に、変換テープルを使用して、あるページから次のページに移動する。物理アドレッシングが、記述子について使用される場合に、分岐記述子が、あるページから次のページへの移動に使用される。送信記述子には、アダブタ80への記述子関連データのすべての転送の後に更新することができる状況フィールドが含まれる。

ポインタ配述子によってポイントされる、ホスト10のメモリ60内でピン止めされた送信データ・パッファ。仮想アドレッシングが、データ・パッファについて使用される場合に、変換テーブルによって、ポインタが、アダプタ80によってホスト10のメモリ60にアクセスするのに使用される物理アドレスに変換される。

アダプタ・メモリ空間 2 1 0 内の変換テーブルおよび保護ブロックが、アドレス・マッピングに使用される。

[0075]

図13を参照すると、送信パケットのフローに、ステップ1000で、ホスト10のソフトウェア1020が、送信されるデータをパッファ1030に書き込むことが含まれる。ステップ10100で、ソフトウェア1020が、記述子1040を更新する。記述子1040を更新する。記述子1040は、ホスト10のメモリ60内またはアダプタ80のメモリ・サプシステム210内のいずれかとすることができる。ステップ1050で、ソフトウェア1020が、ドアベルを鳴らして、新しいデータの送信の準備ができていることをアダプタ80に通知する。ステップ1060で、アダプタ80が、異なるLCPチャネルかちの要求の間の調停を管理する。あるチャネルが調停に勝った時に、アダプタ80が、新しい記述子1040を読み取る。ステップ1070で、アダプタ80が、データを読み取る。ステップ1080で、データが、ネットワーク30に送信される。ステップ1090で、状況が、記述子1040内または完了キュー内で更新される。

[0076]

TX LCPチャネルでは、データ・バッファにアクセスする時にアドレス変換を使用することができる。この場合に、データ・バッファは、複数のメモリ・ベージからなる。この処理に関する限り、これらのメモリ・ベージは、連続する仮想メモリ空間内にある。したし、アダプタ80に関する限り、これらのメモリ・ベージは、連続しない物理メモリ空間内にある場合がある。完了状況構造に、送信されたフレームの状況を示す情報が含まれる。これは、別々のLCPチャネルとして実施される。すべてのフレームの最初の記述子であるフレーム記述子は、フレームがアダプタ80に転送された後に更新することができる任意選択の状況フィールドを有する。

[0077]

10

20

40

50

図 1 4 を参照すると、送信し C P チャネル・プローの例で、記述子 1 1 0 0 が、ホスト 1 0 のメモリ 6 0 に配置される。記述子 1 1 0 0 むよびパケット 1 1 2 0 を保管するパップ γ γ 1 1 1 0 へのアクセスは、アダプタ 8 0 に配置される変奏テープル 1 1 3 0 を介するアドレス変換を必要とする。パッファ 1 1 1 0 によって、ホスト 1 0 のソフトウェアの 0 4 0 2 アドレス空間内の逆続する 1 3 0 3 0 4 0 7 0 7 0 7 0 7 0 7 0 7 0 2 0 8 0 7 0 8 0 7 0 8 0 7 0 8 0 8 0 7 0 8 0 8 0 9 0 9 0 8 0 9 0

[0078]

ドアベルへの書込トランザクション 1 1 9 0 によって、アダブタ8 0 による使用に使用可能なワード数1 2 0 0 が更新される。この情報は、L C P コンテキスト 1 4 0 に保管される。这信L C P コンテキスト 1 4 0 に保管される。送信L C P コンテキスト 1 4 0 には、送信されるデータを保持するパッファ 1 1 1 0 の先頭へのポインタ 1 2 1 0 が含まれる。L C P チャネルが、I S O C 1 2 0 の内部調停に勝つ時に、I S O C 1 2 0 は、L C P コンテキスト 1 4 0 内のポインタ 1 2 1 0 に従ってL C P チャネルの記述デー 1 0 0 むまびパッファ 1 1 1 1 0 の両方に関する仮想アドレスは、アダプタ8 0 のメモリ・サブシステム 2 1 0 内に配置される変換デーブル 1 1 3 0 を使用して物理アドレスに変換される。変換テーブル 1 1 3 0 は、メモリ・パッファの登却 に L C P マネージャ 1 3 0 によって更新される。I S O C 1 2 0 は、データおよびフレーム・ヘッダをパッファ 1 1 1 0 からアダプタ8 0 へ読み取る。フレーム・ヘッダ1 1 6 0 が、I S O C 上でネットワーク 3 0 のヘッダに置換される 1 3 2 0。パケット・ヘッダおよび対応するデータが、ネットワーク 3 0 に送信される。

[0079]

RX LCPポートは、着信データをISOC120からホスト10で稼動するソフトウ ェア・アプリケーションによって使用されるメモリ60に転送するのに使用される。TX LCPチャネルは、完全に、ホスト10のソフトウェアによって開始される記述子を介 して制御される。 RX LCPチャネルでは、ホスト10のソフトウェアおよび180C 120の両方からの記述子が使用される。 ISOC120によって開始される記述子は、 LCPチャネル動作を制御して、ホスト10のメモリ60内の受信されたフレームの宛先 を定義するのに使用される。ホスト10のソフトウェアによって開始される記述子は、バ ッファが変換テーブル内のマッピングを介して定義されない場合に、パッファの位置を定 義するのに使用することができる。ホスト10のソフトウェアとアダプタ80の間のハン ドシェークを実施するために、2つのICPチャネルすなわち、受信された着信データ機 造を扱うRX LCPチャネルと、完了状況キューを扱うRX LCPチャネルが使用さ れることが好ましい。この完了状況は、アダプタ80が、ホスト10のソフトウェアに、 ホスト10のメモリ60へのフレーム転送が完了したことをシグナリングするのに使用さ れる。項目が、完了キュー構造の順次アドレスに挿入される。完了状況項目のそれぞれに . アダプタ80によってマークされ、項目所有権がアダプタ80からホスト10のソフト ウェアに転送されたことを検査するためにホスト10のソフトウェアによってポーリング されるフィールドが含まれる。1つまたは複数のRX LCPチャネルが、同一の完了状 況キューを使用することができる。複数のRX LCPチャネルによる完了状況キューの 共用は、ISOC120によって実行される。

[0080]

RX LCPチャネルは、着信パケットの宛先アドレスを示す情報を必要とする。ISOC120は、空きパッファの位置を見つけるための下記の2つのアドレッシングを有する

直接アドレッシング・モードは、パッファをポイントするのにポインタ記述子を使用しないLCPチャネルを指す。宛先アドレスは、ISOC120のマイクロコードによって定義されるか、コンテキスト140から読み取られる。

40

間接アドレッシング・モードは、記述子構造内でデータ・パッファへのポインタを維持する L C P チャネルを指す。記述子は、ホスト 1 0 のメモリ 6 0 内に配置されることが好ましい。

[0081]

直接アドレッシングでは、アダプタ80を介する着信パケットの処理の待ち時間が、実質 的に短縮される。しかし、直接アドレッシングでは、アダプタ80での仮想アドレスから 物理アドレスへの変換情報の保管を含めて、LCPマネージャ130によるメモリ・バッファの登録が必要である。ホスト10のソフトウェアは、チャネル・ドアベルに書き込ん で、チャネルによって使用可能な空きパッファに追加されるワード数を示す。直接モード では、下記のステップを使用して、宛先パッファのアドレスを判定する。

A. アドレスAが、LCPエンジンへのコマンドとして駆動される。

B. (任意選択) アドレス A をアドレス A' にマッピングする。

C. アドレス A' (ステップ B が実行される場合) または A (ステップ B が実行されない場合) が、宛先パッファの基底アドレスになる。

[0082]

間接モードでは、アダプタ80が、記述子を使用して、データ・パッファのアドレスを見つける。記述子は、ホスト10のソフトウェアによって管理される。記述子は、ホスト10のメモリ60に配置されることが好ましい。用語「間接」は、アダプタ80が、完先下レスを定義するために追加情報を読み取ることを強調するのに使用される。アダプタ80は、実行時中にこの情報にアクセスする。間接アドレッシングでは、変換テーブルを保管するのに必要なアダプタ80のメモリの量が削減される。記述子は、通常は、ホスト10のメモリ60に配置される。間接モードでは、宛先パッファのアドレスを判定するのに、下記のステップが使用される。

A. アドレスAが、LCPエンジンに対するコマンドとして駆動される。

B. (任意選択)アドレスAをアドレスA'にマッピングする。

C. アドレス A' (ステップ B が実行される場合) または A (ステップ B が実行されない場合) が、ポインタ記述子のアドレスになる。

D. バッファへのポインタすなわちアドレスBを、記述子から読み取る。

E. (任意選択)アドレスBをアドレスB'にマッピングする。

F. アドレスB' (ステップ E が実行される場合) または B (ステップ E が実行されない 30 場合) が、宛先パッファの基底アドレスになる。

[0083]

各RX LCPチャネルでは、下記のデータ構造が使用される。

メモリ・マッピングされたアドレスとして実施される、ドアベルへのアクセスによって、 追加データについてまたはアダプタ80がパケット・データを書き込むのに使用可能な記

述子について、アダプタ80が知らされる。 アダプタ80のメモリ・サブシステム210内のLCPコンテキスト項目に、LCP属性

、状況、構成、および状況フィールドが含まれる。

間接モードで使用されるメモリ・バッファをポイントする記述子。

ホスト10のメモリ60内の連続する仮想アドレス空間内のバッファ。

アドレス・マッピング用の、アダプタ80のメモリ空間210内の変換テーブルおよび保 源ブロック。

[0084]

パケットの受信のフローは、下記の特性に依存する。

直接または間接の、アドレッシング・モード。

間接モードについて、記述子がホスト10のメモリ60内に配置される。

直接モードについて、アドレス・マッピングを、記述子へのアクセス中に使用してもしなくてもよい。

アドレス・マッピングを、パッファへのアクセス中に使用してもしなくてもよい。

間接チードについて、アドレス保護を、記述子へのアクセス中に使用してもしなくてもよ

40

W.

アドレス保護を、バッファへのアクセス中に使用してもしなくてもよい。

[0085]

これらの特性は、LCPチャネルごとに、LCPチャネル初期化中にチャネルのコンテキスト140の一部としてセットされる。

[0086]

図15を参照すると、パケット受信のフローに、ステップ1300での、受信されたデー タ用の空きバッファ1320の、ホスト10内のソフトウェア1310による準備が含ま れる。ステップ1330で、間接モードで、ホスト10のソフトウェア1310が、記述 子1340を更新する。記述子1340は、ホスト10のメモリ60に配置される。ステ ップ1350で、ホスト10のソフトウェアが、ドアベルを鳴らして、空きバッファ空間 についてアダプタ80に通知する。間接モードでは、ドアベルが、新しい記述子1340 を示す情報を提供する。直接モードでは、ドアベルが、追加された空きバッファ空間を示 す情報を提供する。この段階で、アダプタ80は、ネットワーク30からホスト10のメ モリ60に受信データを転送する準備ができている。ステップ1300、1330、およ び 1 3 5 0 は、ホスト 1 0 のソフトウェア 1 3 1 0 が、 R X L C P チャネルに空きパッ ファ1320を追加する時に、必ず繰り返される。 ISOC120は、受信されたパケッ トごとに下記のステップを繰り返す。ステップ1360で、アダプタ80が、データを受 信する。ステップ1370で、間接モードで、アダプタ80が、空きデータ・バッファ1 320の位置をポイントする記述子1340を読み取る。ステップ1380で、データお よびヘッダが、データ・バッファ1320に書き込まれる。ステップ1390で、状況が 完了キュー内で更新される。

[0087]

図16分参照すると、受信LCPチャネル・フローの例で、ポインタ記述子が使用された い。さらに、変換テーブルが使用されない。データ・バッファ1400で、バッファ14 00を使用するホスト10内のソフトウェアの物理アドレス空間の連続する空間が使用さ れる。ヘッダおよびデータ・ペイロードの両方が、バッファ1400に書き込まれる。ド アベルへの書込トランザクション1410によって、アダプタ80による使用のために使 用可能なデータ空間が更新される。この情報は、LCPコンテキスト140に保管される 。受信/完了LCPコンテキスト140に、新しいデータ/完了項目の書込に使用される 次/現在のアドレスへの、バッファ1400の先頭へのポインタ1420とオフセット1 430が含まれる。アダプタ80は、パケットを受信する時に、次のパケット位置へのオ フセット1430を増分し、使用可能なデータ空間を更新する。完了項目1440が、フ レーム受信の完了時、フレーム・タイムアウト時、または L C P クライアント 1 0 0 が知 ることを必要とする他のフレーム・イベントについて、完了LCP1450に追加される 。完了項目1440には、LCPデータ・バッファ1400内でフレームを突き止めるた めにLCPクライアント100が必要とするすべての情報が含まれる。ホスト10のソフ トウェアは、完了項目1440内のフィールドを使用して、完了項目1440の所有権を 与えられていることを認識する。

[0088]

ISOC 120は、アダブタ80のメモリ・サブシステム210とホスト10のメモリ60の間でデータを移動するのにLCPチャネルを使用できるようにする。ホスト10のメモリ60からアダプタ80からホスト10のメモリ60にデータを転送するために、受信チャネルが使用される。アグア80からホスト10のメモリ60からアダプタ80に転送される時に、フレーム記述子に、ISOC120のパス390での発先アドレスが含まれる。このアドレスによって、フレーム・データ・ベイロードの宛先が定義される。パケット・ヘッダは、通常の形で転送される。これによって、ISOC120のメモリ空間へのテーブルおよびコードのロードが可能になる。1SOC120のメモリ空間からホスト10のメモリ60に受信用チャネルを介してデータを転送するために、記述子が、RXプロセッサ160によっ信

始される。この記述子には、ホスト10のメモリ60での宛先アドレスとソース・アドレスの両方を示す情報が含まれる。

[0089]

上で説明した本発明の好ましい実施形態では、アダプタ80が、バス・アーキテクチャ70を介してホスト・コンピュータ・システム10のCPU50およびメモリ60に接続される。しかし、本発明の他の実施形態では、アダプタ80を、バス・アーキウケチィ0とは独立にホスト・コンピュータ・システム10に統合することができる。たとえば、本発明の他の実施形態で、アダプタ80を、ホスト・メモリ60に接続されたメモリ・コントローラをウルアホスト・システムに統合することができる。

[0090]

さらに、上で説明した本発明の好ましい実施形態では、アダプタ80が、ホスト・コンピュータ・システム10に挿入されるプラグ可能アダプタ・カードの形で実施された。しかし、本発明の他の実施形態で、アダプタ80の異なる実施形態が可能であることを誤解されたい。たとえば、アダプタ80を、CPU50およびメモリ60と共に、ホスト・コンピュータ・システムのマザー・ボード上に配置することができる。

【図面の簡単な説明】

[0091]

Z .

【図1】データ処理ネットワークの例のブロック図である。

【図2】データ処理ネットワークのネットワーク・インターフェース・アダプタ・カードのプロック図である。

【図3】データ・ネットワークのホスト・システムの例のプロック図である。

【図4】ネットワーク・アダプタ・カードのインテグレーテッド・システム・オン・ア・ チップ(ISOC)の例のプロック図である。

【図5】 ISOCのもう1つのブロック図である。

【図6】 ISOCを通る情報のフローを示す ISOCのプロック図である。

【図7】 ISOCを通る論理送信パスのブロック図である。

【図8】 ISOCを通る論理受信パスのブロック図である。

【図9】循環記述子テーブルのブロック図である。

【図10】記述子テーブルのリンクされた組のブロック図である。

【図11】 仮想バッファおよびその物理的に対応するバッファのブロック図である。

【図12】完了キューのブロック図である。

【図13】ホストからネットワークへのデータの送信フローのブロック図である。

【図14】ホストからネットワークへのデータの送信フローのもう1つのプロック図であ


【図15】ネットワークからホストへのデータの受信フローのブロック図である。


【図16】ネットワークからホストへのデータの受信フローのもう1つのブロック図である。


10


20


30


















【国際公開パンフレット】



WO 62/061592 A1 MINIMUM INSTRUMENT

pines (N. Bi, CR, CY Ob, D. K. St, II, PR, OB, CK, II). For new-later radia and whar elementation refer to the "Nasi-ET LL (SC, NL, PT, SL, TE, CMP) pines (BE, B.C.), when have on Color and Alternational agreeming a dischap-cing (CA, CA, GA, CO, OR, Man, Mar. NL, NL, NL, TO, TO, TO).

Published:

**The Color of the CP T-O committee of the

WO 02/06/592 PCT/IB01/00/22

METHOD AND APPARATUS FOR CONTROLLING FLOW OF DATA BETWEEN DATA PROCESSING SYSTEMS VIA A MEMORY.

The presset invention relates to a method and upparatus for controlling flow of data via a 5 memory between first and second data processing systems such as a bost computer system and a data communications interface for communicating data between the host computer system and a data communications network.

A conventional data processing seriously conqueries a glanding of foot comparer systems and a planting of state field offsets all interconsociols by an intervenda periously activation and an inflience architecture. The seriously activation is considerated to the contractional consideration. The sort comparer periods and the authorities of pointing or contractional consideration. The activation periods are determined devices each form a social to detail processing season. Each host compared system typically recipients as plantilly or contrad processing season. Each host compared solving device interconnected by a host offset contraction of an art PCD is suitable and data stonger memory device interconnected to the year surfacement of the contraction of the foother contraction of the foother contraction of the foother contraction of the foother contraction of the contraction of the foother contraction of the contraction of the foother contraction of th

To accordance with the persent invention, there is now provided appendies for controlling flow of data between first and second data processing systems who a normony, the apparture comprising descriptor high for generating a possible of descriptor handbards a frame descriptor defining a data packet to be communicated between a bostone in the sensory and 2d to second districtoring systems, and a partie enduring standing life hostonia is the memory, and a disconfigured that of the strings the descriptor table for artising the descriptor guarantie by the descriptor higher for access by the first and second data processing systems.

The descriptor legic and descriptor table improve efficiency of data flow control between the 50 flex and second data processing systems such as a host computer system and a data communications interface for communicating data between the host computer system and a data communications network. WO 02/061592

PCT/IB01/90122

The descriptor table, may be stored in the memory of the bost computer system. Alternatively, the descriptor table is stored in a memory of the data communications interface. The descriptor table is stored in a memory of the data contember interface. The descriptor table is stored in a memory of the data contemporary and the lowest interface. The descriptor table from our comprises a plantally of descriptor is the descriptor table. The descriptor table may comprise a plantally of descriptor like in

5 sequentially finited together via branch descriptors therein. Alternatively, the descriptor table may comprise a cyclic descriptor list.

The present invention extends to a data processing system comprising a host processing

system having a memory, a data communications interface for communicating data between 10 the bost computer system and a data communication notwords, and apparatian as beroimbelies obscilled for controlling flow of data between the memory of the host computer system and the data communications interface

Versing the process in resellant from another appect, there is now provided a method for 15 controlling flow of data between first and accorded data processing systems via a memory, the method conception, by descriptor legis, generating a plantility of conceptions industing a finandistriction of drilling a data packet to be communicated eleveren a location in the memory and the accorded data processing as years, and a pointer descriptor is feasiblying the footists on the namency; and strong is descriptors appeared by the descriptor logic in a descriptor table for

20 access by the first and second data processing systems.

Preferred embodiments of the present invention will now be described, by way if example only, with reference to the accompanying drawings, in which:

25 Figure 1 is a block diagram of an example of a data processing network;

Figure 2 is a block diagram of a network interface adapter card for the data processing untwork:

30 Figure 3 is a block diagram of an example of a host computer system for the data network,

WO 03004999 -3. PCTBBH09122

Figure 4 is a block diagram of an example of an Integrated Stydem on a Chip (BOC) for the network adoptor cont;

Figure 5 is a softent block diagram of the BOC.

Figure 6 is a block diagram of the BOC demonstrating information flow through the ISOC;

Figure 7 is a block diagram of the BOC demonstrating information flow through the ISOC;

Figure 7 is a block diagram of a logical tonomity path through the ISOC;

Figure 8 is a block diagram of a good demonstrating the BOC.

Figure 9 is a block diagram of a cyclic descriptor table

Figure 90 is a block diagram of a good demonstrating the BOC.

Figure 11 is a block diagram of a completion queue;

20 Figure 12 is a block diagram of a transmit flow of data from the host to the network;

Figure 10 is a block diagram of a virtual buffer and its physical counterpart buffer;

Figure 13 is another block diagram of a transmit flow of data from the hose to the network:

Figure 14 is a block diagram of a receive flow of data from the network to the host; and,

Figure 15 is another block diagram of a receive flow of data from the network to the host.

Referring first to Figure 1, in example of a data processing network embodying the present invention comprises a plumility of toot computer systems 10 and a plumility of stateded 50 devices 20 listenances by an intervaling network switzerium 20 such as an infatilization network creditorium (infatilization is a trade mark of the latin Brand Trade, Association). The network creditorium 20 typically operation as plumility of data communications envisibles 40, WO 02/061592

PCT/IB01/90122

The host computer systems 10 and the attached devices 20 each form a node in the data processing network. Each host computer system 10 competies a plantily of central processing units (CPUs) 50, and a memory 60 interconnected by a bus architecture. A network adapter 90 is also connected to the bias architecture for

- 5 communicating data between the host computer system 10 and other nodes in the data processing network via the network architecture 30.
 - Referring now to Figure 2, in particularly preferred embodiments of the present invention, the network adapter 80 comprises a pluggable option card having a connector such as an edge
- 10 cumowing for removable inscription into the four meltivations 70 of the bost computer systems 10. The option and curries an Application Specialis Integrated Circuit (ASKC) or Integrated System on a Chip (SOC) 120 cumorable to the bus undertone 70 via the conserved 170, once in more thank level memory modules 229 cumorated to the ISOC 120 once and an interposence 220 connected to the ISOC 120 for commonstating data between the media of the network.
- 15 architecture 90 and the ISOC 120. The Interposer 260 provides a physicial connection to the network 90, the consocial onclusion by present invention, the interposer 260 may be implemented in a single ASIC. However, in other embediateats of the present invention, the interposer 260 may be implemented by multiple components. For example, if the network 90 completes are optical network, the interpose 260 may complete a network on network 100 may complete an extend network 100 may complete a network on network 100 may complete a network network 100 may complete a network 10
- 20 optical transceiver. The removey 250 may be implemented by SRAM, SDRAM, or a combination thread. Other forms of memory may also be employed in the implementation of memory 250 The ISOC 120 includes a first and a success amounty. The memory subsystem of the adapter 60 will be discribed abortly. As will become apparent from the following description. If a immemorate provides interoval everformance of distribution architectures.
- 20 operating on the data processing networks improved system acateability; computability with a mage of communication protocoler and reduced processing requirements in the tota computer system. More specifically, this surrougnment permits conclusions of piercogamous communication protocols between the categories of the day for systems. If Such protocols concern accurate protocols between the categories of the day best systems. If Such protocols concern evertow applications, so to be man despite 80, and as predefined as of or data.
- 30 structures thereby enhancing deta transfers between the host and the adapter 80. The number of application channels that can be opened in parallel is determined by the amount of memory resources allocated to the adapter 80 and is independent of processing power subodded in the

WO 02/061592 PCT/IB0L/00122

adapte. It will be appreciated from the full-moving that the SOCI 20 concept of undergoining multiple components into a shape integrated circuit chip component advantageously minimizes manufacturing costs and in provider remails systems bedding blocks. It Rowever, it will also be appreciated that in other enhodiments of the present inventors, the elements of 5 th RSOCI 20 may be implemented by the incitor components.

In the following description, the term Prame refers to data units or messages transferred between suftware maning on the host computer system 10 and the adapter 80. Each Frame comprises a Frame Healer and a data psyload. The data psyload may contain user data, high

- 10. Iowal protocol brusher date, industrial agreement. How control or any combination thereof. The continues of the Frame Header will be discreted in detail shortly. The adapter 80 processes only the Frame Header. The other of 00 may fragment Frames issue translets posters which are more efficiently transposted on the network architecture 30. However, such fragmentation generally does not transferam the data pyloted.
- 15
 In particularly preferred embodiment of the present invention, data is transported on the network mediate-curse 50 in atomic units benjiandher referred to as Postens. Buch Pacine comprises resent information followed by hardrane bender date and psycload data. In a typical example of the persent invention, a packet size of up no 104 bytes is employed. Present or
- 20 larger size are fragmented into 1024 byte packets. It will be appreciated that in other embodiments of the present invention, different packet sizes may be employed.

In a pre-timed can bedinated or the present arrendor, communications between the subject 80 and multiple applications remain go on the hort compare reptum of new efforts of an Lepical 25 Communication Port suchiarcens (LCD? The delignet 80-conspires a memory interruley which allows optimization of secons lensory to different internal dates structures. This memory the accept of the control of the present and the structures of the present invention, the adaptor 80 provides acquirint points for conducted (LCD), this date delinated for the network.

architecture 30 and inbound (RX) data desired for the host computer system 10. Each path 30 includes it own data transfer engine, header processing logic and network architecture interface. These paths will also be described in detail abordy. WO 02/06/592 PCT/IB0L/00/22

Referring non to Figure 3, the LCV architecture defines a function of the introduce between black comments arriving in the host company types 10 and the player 30. Europied or such resources reduced both against and therafts. The computer system 10 can be subdividued lots an explositation quest 90 at learned special 10. The LCV wellbarroam 5 provides each comment with a legical port into the network wellfactones 50. This port can be accessed directly from a new repost 10 in particularly preferred embodiments of the passent levention, a lactive are protection mechanisms also care of access premiseds. An LCV registration we performed by in the leveral types 110 player to transfer of data frames. The LCV excitations we performed by in the leveral types 110 player to transfer of data frames. The LCV excitations we provide the commentation of provided and the provided of the commentation o

10 de updications will the adapter 80 fix treaffer of data and crowed information.

Communitation percent databati may be instanced by the application and pregnan code
executing in the adapter 80. The number of channels but can be used on the adapter 80 in the number of channels of the caspie care 100 available for 1247 installable for 1247 in

The LCP architecture comprises LCP Clients 100, an LCP Manager 130 resident in the kernel 20 space 130, and one or more LCP Contexts 140 resident in the adapter 80.

Best LPC Client 100 is a underectional application and point connected to an LCP port. As LCP client: 100 me be located in the user applications passe open on the kernel 110 in operation, each LCP client 100 produces commands and data to be read from the memory 60 25 and transferred by the object 80 is an TX LCP channel, or consumes data transferred by the subject 80 to the memory 60 via an EXLCP channel.

The LCP Manager 130 to a rested congenent that corrious request for LCP channel allocations and detailocations and for registration of resolvation zeros in the camony 60 for 50 cand claused. The LCP Manager 130 allows a user space application to use monocers of the adapter 50 without compromising other communication operations, applications, or the operating system of the best occupant system 10.

WO 02/06/592 PCT/IB01/00/22

Bits LCC Context 100 is the set of control information required by the subject 800 is certical aspected. LCC Context 100 is the LCC Context 100 is without 100 certical reduced instruction without context interests with an excession and interests which are context interests, and being interests of certification. The LCC Context 100 may also date quoties. CCC review information for the LCC Context 100 may also in the world. CCC review information for the LCC Context 100 may also in the ment with excess on occurs for the related LCC Context in the LCC Context in the sentile LCC Contex

At LCP Close 100 requiring initiation of an LCP port times to the LCP Manager 130 and requests the affection of an LCP Channel The LCP channel are because the deficiency and designation in the LCP Close 100 in authorized to perform in association with the LCP Close 100 in authorized to perform in association with the LCP PC and 100 in authorized to perform in association with the LCP PC. The LCP Close 100 is grassed an 15 address that will be used to recent the adopter 80 in a unique and secure way. This address is increase as Exponential Address.

The LC2 Manager 130 is also responsible for registering areas of the host memory 60 to enable virtual to physical address translation by the adapter, and to allow user space clients to 20 access these host memory areas without tumpering with other programs.

Registration of new buffurs and deregistration of previous buffers can be requested by each LCP Cloter 100 during run-time. Such a classice, requires a sequence of information exchanges between the LCP Client 100, the LCP Manager 130, and the adapter 80.

Each LCP Client 100 and port are associated with an LCP Context 140 that provides all the information required by the adapter 80 to service pending requests sent by the LCP port for command execution.

30 To initiate memory transfers between the LCP Client 100 and the subpter 80, and initiate transmission of frames, the LCP Client 100 prepares descriptors holding the information for a specific operation. The LCP Client 100 then performs on I/O write to the Deceloil address.

WO 02/061592 PCT/IB01/00122

mapped to the adapter 80. Writing to the Doorbell address updates the LCP Context 140 on the adapter 80, adding the new request for execution.

The adapter 80 arbitrates between various transmit LCP ports that have pending requests, and 5 velocits the next one to be serviced.

On receipt of data, the Frame and LCP for a received packet are identified. Descriptors are generated to define the operation required for the receive LCP. Execution of these descriptors by an LCP Engine of the adapter 80 stores the incoming data in an appropriate data buffer

10 allocated to the LCP channel in the memory 60 of the host computer system 10.

For each LCP channel serviced, the adopter 80 leads the associated LCP context information and uses this information to perform the desired set of data transfers. The adopter 80 then continues on to process the next selected LCP Context 140.

- Referring now to Figure 3, and as mentioned earlier, the ISOC 120 comprises a first memory space 220 and 230 and a second memory space 240 and the visper 80 further comprises a third level memory 250. The first, second, and third memory spaces for part of a memory subvestem 210 of the adoptor 80. In a preferred earbodiment of the resent invention, the
- 20 ISOC 120 comprises a TX processor (TX, SIPC) 150 desficients to class transmissione operations and an DX processor (GX SIPC) 150 destinate oil often reception, in particularly preferred condendances of the process invertion, processor 150 and 150 or implemented by Rodeced Instruction Set Computing (RISC) microprocessors such as IBM ProverfC 405 RISC microprocessors. While the memory subsystem 210, the SDC 120 Computed in Solidon to the first and overdamminary quarter, and stocked 150 Acid and Computed Computed Computed (Cast Computed Comput
- 26 conception, in addition to the first and second manage spaces, a data code in 190 and a temperature data processed with ETE processor 150, largester and a second districted and earlier and a record districted and the 190 and excend for the 190 and excend for the 190 and excend for the 190 and excend with R. E. prevenue 140. The difference of the three shorts of the data process time, As will become appeared chartly, the measury adoption 210 fulfillation convenient secrets to instruction and contribution of the 190 and 190
- 0 data by both the TX processor 150 and the RX processor 160; scaleability; and sharing of resources between the TX processor 150 and the RX processor 160 in the interests of reducing manufacturing costs.

WO 02/061592

PCT/IB01/90122

The first level minor years (NT) 220 and 220 comprise a TXAII minor years 220 and XRAII memory power 220. But TXAII memory 220 can be accessed only by the TX processor 120 and the RXAII minory 230 can be accessed only by the XX processor 160. In 5 operation the first level accessive years 220 and 250 are used to lead to improve years minorises, beside trapplies, actals, etc. The first level amoney specs 220 and 250 but most to zero with status. Beth one of the first level amoney specs 220 and 220 is consecuted only to do do its interfect of the corresponsing one of the processors 150 and 250 also not interview to the consecution of the corresponsing one of the processors 150 and 250 and not interview to the consecution of the corresponsing one of the processors 150 and 250 and 150 and not to the interview to the consecution of the corresponsing one of the processors 150 and 150 and not to the interview to the consecution of the corresponsing one of the processors 150 and 150 and not to the interview to the consecution of the corresponsing one of the processors 150 and 150 and not to the interview to the consecution of the corresponsing one of the corresponsing of the corresponsing to 150 and 150 an

- 9 -

10 memory acess available while maintaining efficient access to data in the first level memory spaces 230 and 240.

the second level memory speec (OO) 200 as a fixed nameary available to both processors. 150 and 160, fixed recognosed of the object? Not, all to the fort conjugator results 10, Access 55 to the second level memory pure. 200 is shower than access to the fixed level memory second 200 because the second level memory pure. 200 is super. 200 is used by more apart with a shared internal bast. The third level memory pures 200 is also a shared eventure. In precisionally pretirend calculations of the precise invention the subject 60 completes a comparisor perhipsive citizent and on which the fast level amounts propose 200 and 200 and the second perhipsive citizent and on which the fast level amounts propose 200 and 200 and the second perhipsive citizent and on which the fast level amounts propose 200 and 200 and the second perhipsive citizent and on which the fast level amounts propose 200 and 200 and the second perhipsive citizent and the second second construction of the second second second perhipsive citizent and constructions.

20. Level memory space 240 no both integrated on the name ASIC or the processes 150 and 160. The shared memory spaces 240 and 250 are generally used for data types that do not requise first and frequent access cycles. Such data types licable LCT constrain 400 and visual address transition tables. The shared memory spaces 240 and 250 are accessible to both instruction and data instructions of the processors 150 and 160.

25

To adapter 80 handles transmission and reception data flows separately. The separate processor 150 and 160 for the transmission and reception path avoids the overhead of switching however tests, we latest temperary processing boths in one path from the other path, and facilitates use of two embedded processors to process incoming and outgoing data.

30 streams, Referring now to Figure 5, the ISOC 120 comprises transmission path logic 280 and reception path logic 290, and shared logic 300. The transmission path logic 290 comprises an LCP TX eneine 310 for deceding a postifies of each LCP channel and factoring LCP related.

PCT/IB01/90122

commode for execution, "TA logic 120 for contelling transfer of forms into the odiptor 20, the aftersensitioned TX processes 150 for emaple, TX form and packet processing the abstractions of that level TX memory 220 for healting uniterations and temporary data executions, and faith high 5300, and high for a satisfity to TX processor 150 in amonging the 3 data flowest alpost processing and in several processing large in several processing and managing the odds. The TX processor 150 processor tasks in senses based on a polling only schooler in which the processor is intermed and only on exaptions and comes. The Tx level TX memory 220 is employed by the processor 150 for commodating with TX logic 1200. The reception and demonstrating the affects of the transfer of the TX logic 1200. The reception and demonstrating the affects of the transfer of the TX logic 1200. The reception and the transfer the demonstration of the transfer of the TX logic 1200. The reception and the TX logic 1200. The reception

- 10 EX presente 100 in precenting headant of incoming packs and maniformation or meaniby of such packets into framous the efformationed RX precentor (100 for RX frame and packet in precenting the informationed first level RX memory 220 for heading naturetions. RX jugic 350 for consulting manifor of frames from the asserted exclusions 90, and as LX FM in Section 150 of the Section 150 of t
- in which the RX processor 160 is interrupted only on exceptions or cares. The Irred 1 RX assumery 220 is used by the RX processer 160 is communicated with the RX layer 250.

 An attentional earlier, the ISOC approach permits reduction in manufacturing costs associated which to adopts 80 and the other conceptionals to the except to out and the other approximal products. The ISOC approach led in the nexus simplicity of the adapter 160, therefore.
- increasing raliability. The number of connectous between elements of the ISOC 100 is 25 effectively stallarined. Therefore, multiple new whole interconnect spatia can be implemented. In the interests of radioning data processing sourchands in the host commenter spaces 10, data transfer operations to sed from the host memory 60 are prodominantly performed by the ISOC 120. The ISOC 120 has operations processing of the beader of incoming and originary podests. Design transmission, the ISOC 120 beaded to be beader and most in the newtork unfolkenous.
- 30 30. Dusting reception, the adapter 80 processes the header in order to determine its location in the system's memory. The level 1 memories 220 and 230 are zero wird state generations providing processor data space such as stack, templates, tables, and temporary storage

WO 02/06/592

PCT/IB01/90122

locations. In especially profused embodiments of the present revention, the transmission path logic 201, reception path logic 201, and shared logic 200 are basil from resultic logic elements of the present part of the contract of the cont

- As indicated earlier, the transmission path logic 280 is responsible for processing transmission or outgoing frames. Frame transmission is initiated via the bus mehitecome 70 by a CPU such as CPU 50 of the host computer system 10. The ISOC 120 comprises bus interface logic 370
- 10 for communicating with the bar arctitomer 70. The ISOC 120 also comparise No bridging acids 290 conserting the bar incide length 700 to a processor between 90.00 M of 100 M of 1
- transmission is pickes on the network includering 30. The TX Dogle 300 transfer the frame 15. data without modification. The link logic 330 processes each packet to be transmitted into a final form for transmission on the network architecture 30. The link logic 330 may comprises one or more ports each commendate to the network architecture 30.

As a disconding and the three experience pairs begin 200 in responsible for precursing procuring.

As a final pairs and a final pairs to receive from the responsibility begin 340. Link legic 340. Eink legic

The transmission path logic 280 comprises a Headerin first in-first our memory (FBFO) 400 between the TX LCP engine 310 and the TX processor 220. The reception path logic comprises a HeaderOnt FBFO 410 between the RX processor 230 and the RX LCP engine 360.

30 Additional FIFOs and queues are provided in the TX logic 320 and the RX logic 350. These FIFOs and queues will be described shortly. WO 02/961592 PCT/IB01/90122

The James Light 200 computers of langual denotes alternal by the transmission pash logic 200. These determines include the anti-accurational hos interfaces lings 770, has beeing 8200, 782, 970, accord local measurements of his materials of 200 possible, gascons in the remote that level memory 250. The has materials high 570 operates 5 a solution atter and war on the host activities 700 as to solution atter and war on the host activities 700 at a size, the host insurince high 180% the CHO 500 to accord the second rived memory 300, the fail level memory 250 via the contribution 500, also configurations required and rather angles and 5 host CHO 30. Activities a contribution 500 and host configurations required and rather angles and 5 host CHO 30. Activities an generally his accused by the CHO 500, the 700 possible 500 and 500 pt the CHO 300 according to the 100 pt the 100 and the 18X processor 160 As a message when the 100 pt the 100 and the 18X pt 100 pt 1

Referring tow to Figure 6, points flow through the ISOC 120 is specifyll symmetrical. In other words, the general structure of flow is circliar in both transmit and receive directions, 15. The ISOC 120 can be reguled as comprising first interface legic 440, a first control logic 440; processor logic 450, second control logic 470; and second interface logic 450. Posites are processed in the following numerous.

- A. In the transmit direction, information is brought into the ISOC 120 from the bus 20 architecture 70 through the first interface logic. In the receive direction, information is brought into the ISOC 120 from the network suchitecture 30 through the second intuface logic 450.
- B. In the transmit direction, information brought into the ISOC 120 through the first
- 5 interface logic 440 is processed by the first control logic 460. In the receive direction, information brought into the ISOC through the second interface logic 450 is processed by the second control logic 470.
- C. In the transmit direction, a frame header is extracted for an origining frame at the first sound logic 460 and processed by the processor logic 480. The processor logic 480 generates instructions for the second cuntrol logic 470 based on the frame header. The nevised of the outcoder frame is neared to the second interface locks 470. In the

WO 02/06/592

PCT/IB01/90122

receive direction, a frame header is extracted from an incoming frame at the second control logic 470 and processed by the processor logic 480. The processor logic 480 generates instructions for the first control logic 460 based on the frame header. The payiond of the incoming frame is passed to the first control logic 460. In both directions, the processor 480 is not directly handling payload data

- D. In the transmit direction, the second control logic 470 packages the outgoing payload data according to the instructions received from the processor logic 490. In the receive direction, the first control logic 460 packages the incoming payload according to the instructions received from the processor logic 480.
- In the transmit direction, the information is moved through the second interface logic 450 to its destination via the network architecture 30. In the receive direction, the information is moved through the first interface logic to its destination via the bus architecture 70.

An interface to software operating on the host computer system 10 is shown at 430. Similarly, interfaces to microcode operating on the processor inputs and outputs is shown at 490 and

Referring to Figure 7, what follows now is a more detailed description of one example of a flow of transmit data frames through the ISOC 120. The ISOC 120 can be divided into an LCP context domain 510, a frame domain 520 and a network domain 530 based on the verious formats of information within the ISOC 120. The TX LCP engine 310 comprises an 25 LCP recoests FIFO 550, Direct Memory Access (DMA) logac 560, frame logic 580, and the afcrementioned LCP context logic 140. The LCP request FIFO 550, DMA logic 560, and LCP TX Context logic 590 reside in the LCP context domain 510. The frame logic 580 resides in the frame domain 520. The TX logic 320, first level TX memory space 220, and TX processor 150 straddle the boundary between the frame domain 520 and the network domain 530. The 30 TX link logic 330 resides in the network domain 530. In particularly preferred embodiments of the present invention, the Henderin FIPO 400 is integral to the first level TX memory space 220. In general, an application executing on the host computer system 10 creates a feature. The

PCT/IB01/90122

frame is then transmitted using a TX LCP channel on the adapter 80. Handshiking between the application and the adapter 80 assumes a prior initialization performed by the LCP Manager 130. To odd an LCP Service Request, on LCP Client 100 informs the adapter 80 than one or more additional transmit frames are ready to be executed. This is performed by writing 5. to a control word in to a Doorholl. The Doorholl's addresses are allocated in such as way that the write operation is translated into a physical write cycle on the bus architecture 70, using an address that is uniquely associated with the LCP port and protected from access by other processes. The adapter 80 detects the write operation and logs the new request by incrementing an entry of previous requests for the specific LCP Client 100. This is part of the 10 related LCP Context 140. An arbitration list, retained in the memory subsystem 210 of the adapter 80 is also updated. In a simple example, orbitration uses the aforementioned FIPO scheme 550 between all transmit LCP channels laving pending requests. While one LCP channel is serviced, the next LCP channel is selected. The service eyele begins when the corresponding LCP Corrext is loaded into the TX LCP engine 310. The LCP Context 140 is 15 then accessed to derive atomic operations for servicing the LCP channel and to determine parameters for such operations. For example, such atomic operations may be based on LCP channel attributes recorded in the LCP Context 140. A complete service cycle typically includes a set of activities performed by the adapter 80 to fetch and execute a plurality of

- atomic descriptors created by the LCP Client 10h. In the case of a TX.LCP cissued, the do service sycle generally includes residing multiple frames from the best money 60 issue researcy subsystem [20] of 6th adapter 80, pose concludes, all the CPC Consect information requiring modification (in other words, the LCP Service Information) is updated in the memory subsystem 210 of the adapter 80. In general, the first action performed by the adapter \$0.0 whilst in \$1.0 FeVerice cycle, his to leaf heart action performed by the adapter \$0.0 whilst in \$1.0 FeVerice cycle, his total the must actionize for the processed.
- Processing of transmission frames by the ISOC 120 typically includes the following steps:
- A. Fetching the subsequent LCP port frame descriptor.
- 0 The address of the next descriptor to be feeched is stored as parts of the LCP channel's Context 140. The adapter 80 reads the descriptor from host memory 60 and decodes

WO 02/06/592

PCT/IB01/90122

- 15
the descriptor based on the LCP channel nitributes. The descriptor defines the size of the new frame header, the size of the data psyloid, and the location of these items.

- B. Conversion of virtual address to physical address.
- 5 If a the buffer is informed by visual memory advences in an explication, the address where of prescape in addition process at dataset resultation in buffer, set the visual address used by the application is translated into a physical address used by the application is translated into a physical address used by the adaptive flow hist is consorted in lateral memory (0. This is done by anotherity in prescribed processing and using physical page bookins information wealth by the LDP of manager 130 such the memory subsystem 210 of the adaptive 30. The visual to physical translating process serves also as a section placed to another and acceptant based for exceed by an LCP clear 100 which is not resused. This prevents usualization access to unstandard one of the host among the section of the place among the process.

15 C. Reading the frame header.

Using physical addressing, the header and psyload data of the TX frame are read from but fees in the host termory 6th. The header is then stored in the TX I Mesderia IRFO 400. When the header forth is completed, the adopter 80 sets an internal flag indicating that processing of the header can be initiated by the TX processor 150.

- D. Reading the frame data.
- The polyoid this is read from the host manner, 90 and stored by the oligator 80 in a data. FEED 750 the data FEED 750 is shown in Figure 7 as resident in the TX legic 300. However, the data FEED 750 is shown also be integral to the first level 1TX tentemory space 220. Data read terminactions continue until all data to be transmitted in stored in the manners updowers 210 of the alargest 50 following completion of the mad operation, a mater indication in rearrend to the LECT Client 100. Note that processing of the handers cont and so can be about the bottom for the final feet 100 of the landers of the store of the standers feet 900 of the standers of the standers of the final feet 100 of the standers of t
- 30 the header can start as soon as the header has been read into the Headerin FIFO 400. There is no need to writt for the whole data to be read.

PCT/IB01/90122

Processing the frame header

The laster processing is performed by the TX processor (19). Harder processing is proceed deportment and university processor (19) man TX processor (19) m

F. Queeing the packet header for transmission

A command defining the number of header words and the number of data words for a packet and the pocket header isself are written by the TX processor 150 to a TX HeaderOut PIPO 540 in the first level memory space 220.

G. Merging packet header and packet data for transmission.

communication over the network architecture 30.

- 55 Transmission of a peake stee the network entriestedness 90 is triggered whoever or commencial in early in the Beader-Ow FIPO 540, and the clean FIPO 570 contains encough data to complete the transmission of the related peaker. A Cyclic Redmalancy Check (CRO) may be added to the header and data of each peaker. East complete peaker is transferred to the nervent architecture. 90 visit the TSR like Jole 530.
- The transmission process for each frame is completed when all the frame data is transmitted on the network architecture 50, by means of one or more packets. For each frame processed by

PCT/IB01/90122

the adapter 80, a states may be returned to the application via a accound LCP Client 100. This status indicates the completion of the frame data transfer from the bost memory 60 onto the adapter 80, completion of the frame transmission itself, or other levels of transmission status.

- 5. At any intertees in time, the relayers 80 may be concurrently exceeding some or all of the Collowing actions: subsisting the next LCP to be next-coord; including service for LCP channel A: executing DMA fetch of data for the last funes of LCP channel B: processing from lensker and funguestation for LCP channel C; and, innoventing packets originated by LCP channel
 - Referring to Figure 8, what follows now, by way of example only, is a telescripton of a data frame reception by an application using an RXLCP pent. The operation of the ISOC 120 may very depending on the type of protocol supported by the LCP. Hundricking between the application and the subspect 80 assumes a prior initialization performed by the LCP manager
- 15 150, The RKLCP engine 390 congrires LCP a Tocastion logic 6(0), LCP Content logic 6(1), and DMA logic 6(0) all resulting to the LCP demain 550. The RX processor 160, first level RX memory open 2700, and RX logic 500 all straided the boundary between the future domain 550 and to account domain 550. The XX list logic 340 and packet exist logic 6(0 erable in the network domain 550 in 2014 (register) preferred analoxismous of the present invalidation, the account domain 550 lb particularly preferred analoxismous of the present invalidation, the
- 20 HeadurOut EFO 4.0 is Jocated in the first level RX memory space 220. Frames received by the SOC LOS drom the network architecture 30 are written into LCP clean before in the best memory 60. Architecture of the detection of the LCP EX client 100 and just included to the adapter 40 for insertion of incoming data frames. The LCP clean 100 aprendess Joseph willing into receiver Docted in the ISOC LOS, staller to the adoptered by the first production of the ISOC LOS, staller to the adoptered and the ISOC LOS and the ISOC LOS and the ISOC LOS and the ISOC LOS and ISOC LO
- transmitted. The Doorbell register address is allocated such that the write operation is translated into a physical write cycle on the bas methicizene 70. The datpast of detects the write operation and logs the new provision of empry memory areas by incrementing the number of available word entries for the specific LOP RX Client 100. The coullable word
- 30 count is pert of the related LCP context 140. Whenever as application completes processing of a received frame within a buffer, it writes to the Doorbell. The write cycle indicates the number of words in the newly available memory space. The count within the LCP context in

PCT/IB01/90122

incremented by that unexuet. A packet received from the network architecture 30 may be part of a larger frame that, will be assembled by the adapter 80 into configurous space in the host memory 60. Processing of received frames by the ISOC 120 generally includes the following steps:

A. Splitting packet header and data

The KK link legic 500 incashers information from the network architecture 30 into a term of puckus. Eich received puckut is processed by the RK link legic 500 to superate the processed by the RK link legic 500 to superate the process the mode from all the pupload data. The lander is pushed into mrK Header la FIFO 600 in the late level KX memory space 220. The pupload is pushed into mrK data FIFO 600 in the RK legic 50; The RX data FIFO 600 may also be implemented in the first level KX memory space 220.

15 B. Decoding the packet header and generating and LCP frame header.

The packet bashes is deceded by provide fields indicates of an ID for the frame to which the precision belongs, the size of the page, and the time of the Three dates. One the packet bashes is resulted for the IXT Stocketts FEO CO, as following to see the packet bashes from the CD. The IXT precessing persons the packet bashes in most to the IXT precessing. The IXT precessing persons the packet bashes in information and gasterness in IXT selected command including information required to transfer the packet tables. And information is anticles that address all required with the contraction of the information is anticles that address all required in the contract of the IXT precessing a description, or as of othersuption, now written to the IXT IXT INTERVIEW IN

C. Transfer of data within the RX LCP Context.

25

The descriptors are brisched from the RX HeaderOut ITFO 410 by the RX LCP engine 360, and then decoded. The descriptors include the LCP number, pushed address, pucket dain length and the source address of the date to be transferred in the memory subsystem 210 of the adapter 80. The RX LCP engine 340 uses the LCP Context. WO 02/06/592

PCT/IB01/90122

information to create a target physical address (or addresses if a page is crossed) to be written to in the bost memory 60 and initiates DMA transfers to write the data.

D. ISOC DMA transactions.

The ISOC 120 aims to optimize transactions on the bus architecture 70 by selecting appropriate bus commands and performing longest possible burnts.

At any mintone on time, the adapter 80 may be concernedly executing some or all of the following processing a bodier allocation for LCP clasmal X, initiating an unbound that write service for LCP clasmal A; exceeding a TMA arter of that for LCP clasmal B; processing a frame assumity of a pucket destined for LCP clasmal C; or all, receiving position for LCP clasmal C.

15 To minimize frame processing overhead on the RX processor 160 and TX processor 150, packet assist logic 600 comprises frame fragmentation logic, CRC and checksum calculation logic, and multicast processing logic.

The data flow between both the TX and RX LCP regions 210 and 260 and the loss 10 will 20 now be described in detail Both TX and RX LCP posts on remainly before for waterining data and descriptor sectioness that point is not humorry before. For descriptor storeness are used to administer that buffers between a thin provider and a data consumer and to general empty examply defirm to be used by the data provider the descriptors point to the memory suffers based on early polysical or virtual address.

TX LCP channels are responsible for data transfer from the host memory 60 into buffers of the ISOC 120. Other layers of logic are responsible for transferring data from buffers of the ISOC 120 into the network 30. RX LCP channels are responsible for transferring data received from the network 30 to the host memory 60.

The TX and RX LCP engines 310 and 360 are capable off handling a relatively large number of LCP channels. Each LCP channels has a set of parameters containing all information

context structures

15

PCT/IB01/90122

specific bounds. The Information comprises the configuration of the channel, content state and intent. The LDP content is 100 accordanced with a channel is not by the LDP manager 130 during initialization of the channel. During channel operation, the content of the LDP content 140 is updated only by the ISOC 120. The LDP contents 140 are saved in a content stable within the 5 memory obsystems 210 of the subject 80. Access to the LDP content 340 of an LDP channel is performed according to the LLPP under the LDP RN and TX Channel.

Data buffers are pictored sense in the memory 60 of the host 10. Transmit buffers hold data that 10 for transmission. The TX LCT senjors 310 moves the data located in these buffers not in internal buffers and the factor of the manufacture. The move of the first sense buffers of the 100 LCT all noming in data secretary does not 10. Ownership of the buffers altergrants between software as the host 10 and the ISOC 120. The order of events on LCP TX channels is an efforce.

- Software in the best 10 prepares buffers with data to be transmitted in the memory 60 of the best 10;
- The software notifies the ISOC 120 that data in the buffers is ready to be transmitted;
 The ISOC 120 reads the data from the buffers; and,
- 20 D. The ISOC 120 identifies to the software in the host 10 the buffers that were read and can be reused by the software in the host 10 to transfer new data.

The order of events on LCP RX channels is as follows:

- 25 A. The software in the host 10 prepares buffers into which the ISOC 210 can write the monitoring decrease.
 - B. The software notifies the ISOC 120 that free buffers are ready in the memory 60 of the host:
 - C. The ISOC 120 writes the data to the buffers; and,
- 30 D. The ISOC 120 identifies to the software in the host 10 the buffers that were filled with received data and can be processed by the software.

PCT/IB01/90122

When the nofineurs proposes betters to be used by the ISOC 120, buffer information is tracked via discrell registers. Information relating to buffers used by the ISOC 120 is remand to the conference using a states pagined of through a complexion queen. Per ILIC 24 channels, the buffers include data and header information transferred by the TX LCP cogine 310 into the 5 ISOC 120 and processed to become one or more packets to transmission on the orderest 3.0. The backet's two the "TX Processes" 1506 ISOC 120 to packet the backet's two the "TX PX Processes" 1506 ISOC 120 to packet the backet's two the "TX Processes" 1506 ISOC 120 to packet the backet's two the "TX PX Processes" 1506 ISOC 120 to packet the backet's two the "TX PX Processes" 1506 ISOC 120 to packet.

- 5 [SOC 120 and processed to become one or more packets for transmission on the network 30. The honder is tonly the TX processor [50] of the ISOC 120 by operated the baseles of the packets to be transmission on the network 30 For RXT.CF channels, free buffers are assigned by the network in the tone to 6 other networks 70. For RXT.CF channels, free buffers are assigned by the network in the foot 10 other networks 70. The adoptor 80 fills the buffers with the necessive dynamics.
- The descriptors have defined data errorantees known to both the ISOC 120 and software in the host [0.7 The software used exciptors to transfer control information to the ISOC 120. The control information may be as in the cont of a frame descriptor, a pointer descriptor, or a branch descriptor depending on destreed facetion. Descriptor logic in the software and in the ISOC
- 15 100 generate and modily the interruptors according to control measures to be laken. Such measures will be described showly. A firms described comprises a description of the picket (e.g., dual teignly, header length, etc.) A potant descriptor comprises a description of a state learnth. A branch descriptor comprises description of the descriptor location (e.g., 1 lisk little) of descriptors (high financial section of the descriptors) have defore under the heart 100 of section plants.
- 20 of the date movement operations performed by the TX and (XX LCP engines 10 test 40 N, The information used to process a finance to generate a TX packet based in societies the beater of the finance. Reclaring to Figure 30, descriptions may be provided in a single table 7001 with the LCP exercise 14 Operating to the beat of the table 700. Referrings to Figure 90, descriptions may also be atmosphile as assettines of Unided description tables 29-704. Reflativings LCP
- 25 channel initialisations, the LTZ mosters I Mo points is the based of the first descriptor table 730 in the structure, the make descriptors of 770 are used to generate initiated list of table 780-770 or the control of 180 or 180
- 20 points to the legimning of the same table 700. A cyclic heffer may also be used in the receive path. In this case, the LCP 140 context is initiated to point to the head of the buffer. The buffer is wrapped around when the ISOC 120 reaches its end. The software in the host 10 cm

PCT/IB01/90122

which the descriptions into the managery 00 in the base 10 GeV in the receive and the terminal pathod or list the meaning V 20 of the adaptive 01 in the terminal pathod. Writing descriptions in the memory abeyone. 20 of the adaptive 01 months can 20 appendix to 10 of descriptions in the memory abeyone. 20 of the adaptive 01 months can 20 appendix 10 of 3 descriptions in the memory 60 of the base 01 the options the adaptive 01 months on the Northing 3 descriptions in the memory 60 of the base 01 the options the adaptive 01 months of the Northing 3 descriptions is defined to the options of the base of 00 options of the baseline of the options of the basel of the descriptions is defined according to a system preference operations. The descriptions is defined that the options of the options of the options of the options of the location of the description is defined according to system preference operations in. The descriptions provide that highly in the convenience of primates.

The RX and TX LCP engines 310 and 360 use addresses to access the descriptors in the descriptor tables and to access data buffers. An address can be either a physical address or a virtual address. The term physical address describes an address that the ISOC 120 cm drive, as 25, to the bus 70. The term virtual address describes an address which is not a physical one 15 and is used by the software or microcode. The virtual address has to pass through a mapping in order to generate the physical address. An address used by the TX and RX LCP engines 310 and 360 can have different sources as follows: pointer in the LCP channel context 140; pointer in descriptors prepared by software running on the host 10; pointer in descriptors prepared by the RX processor 160; and, pointer in descriptors prepared by the TX processor 150 (used for 20 returning a completion message). A pointer can point to a descriptor or to a data buffer. Every address used by the TX and RX LCP engines 310 and 360 can be optionally mapped to a new address used as the obvaical address on the bus 70. The address mapping is done by the TX and RX LCP engines 310 and 360. The ISOC 120 uses local memory 210 to hold the translation tables. The LCP manager 130 writes the translation tables to the adapter 80 during 25 memory registration. The address morphing allows virtual addressing to be used for ruffers or descriptor tables. The virtual addressing enables the management of virtual buffers that are physically located in more than one physical page. The address mapping also allows the host 10 to work directly with applications using virtual addresses without requiring a translation processor for the software.

Referring to Pigure 10, shown therein is an image 800 of a buffer 880 as it appears to the software in the host 10. Also shown is a physical mapping \$10 of the address at it is used to

PCT/IB01/90122

secons the emercey OS at the host D. A virtual pointer greate 330 to a focusion in the heffer. The heffer, in this require in a versul better concepture, for necessary from the temporary of the concepture of the host D. The LCP engines 310 and 500 perform the surgicing by termalizing of the above of a commission under 100 and 500 perform the surgicing by considerance of the control of the above of a commission under 100 and 500 perform the surgicing by 500 and 500 performs the behalf of clearly project further 600-870 engages from the unitial buffer 500, Achieves surgicing in the calculate further 500 and 500 performs the control of the second 500 and 500 performs the control of the second 500 performs perform the control of the second 500 performs the control of the second 500 performs the first time are virtual addresses without requiring the universe in the local 510 performs adores commission to apply and address.

Each pocial which do subject 90 which to the parties you do not be both has name successed theoretish. The state allow a synchronization between the adapted road the software in the lock 10. The rains can be used to indicate different reliability levels of packets. The ISOC 200 crossible to the following states with the STA Transick IDMA Conjugation indicates that 15 data in a 137, pecked has been can aim to to a halyer FOR, beliefed Presentations or around to indicate the conjugation of that incremission to the network 30. Foreign DMA Competition indicates the conjugation of that incremission to the network 30. Foreign DMA Competition indicates the conjugation of that incremission to the network 30. Foreign DMA Competition indicates the competition of an incremission that the network 100 confidence means come on a triuming wheat the confidence in common of a triuming research to confidence means the network 30.

- 20. A TX finance descriptor leachines a 2 byte sature field. States with bock means that a transaction rature is written bock these of descriptor. The status includes a completion bit which can be posited by the netrowne in the bost 10 (When the orthwester in the bost 10 finance a set occupation bit, it may recuse the buffers associated with the finance defined by the finance descriptor.
- A completion queue is implemented by an RX LCP channel. The LCP channel used by the completion preve has all the flexibility and properties that can be implemented by any RX LCP channel. The TX and RX processor 150 and 160 generates states with each; to indicate reliable transmission, reliable teroprion, precipion, precipion and DMA.
- 30 completion. Different redistations relating to the frame are used in different cases. For example, in the case of a reliable transmission, the TX processor 150. Reads internal registers indicating the status of a packet transmission. In the case of reliable reception, the RX.

WO 02/06/592

PCT/IB01/90122

processor LO gas a complaint, substantion as necessed quotate which includes an accordination of the case of a recent pull. Accordation, in Exp. (Secondo 16) were future compeliation information. In the case of a treasure in the completion, the TX processor 160 models that the receipts of a forum for transmission in the subspace 100. Accordance 150 includes the transmission of a forum for transmission in the subspace 100. Accordance 150 models that the subspace 150 models in the subspace 150 models in

15 ATX software/adapter handshiske comprises an TX LCP port and an completion RX LCP port. Each LCP transmit channel uses the following data structures:

A Doorbell cutry, implemented as a memory mapped address, informs the adapter 80 of incremental requests to process descriptors and data. Each process has a unique access into a single page of memory mapped address used for Doorbell access.

An LCP context entry in the adapter memory space 210, containing LCP attributes and status fields.

25 A function of maximal descriptors. This structure may spen across mislips in the natures; 60 of the four 10. If virtual addressing in used for the descriptors, a translation which is root to more expens to the max. If the point addressing is used for the descriptors, breach descriptors are used to more from one page to the not. Transmit descriptors coming a stress field this can be updated following trentfer of all descriptors that data to the updated following trentfer of all descriptors that data that he share that the contribution of the contribution of the descriptors.

PCT/IB01/90122

Transmit data buffers pinned in the memory 60 of the host 10 pointed to by the pointer description. If virtual addressing is used for the data buffers, a translation tale converts the pointer into physical addresses used by the adapter 80 to access the memory 60 in the host 10.

A translation table and protection blocks in the adapter memory space 210 are used for address mapping.

Reduring to Figure 12, a transmit spekts flow complete, as key 1000, software 1000 in the black 10 filling before 1000 with due in the susmement A. Asig pull (to the enhance 102) updates the distription 1000 The descriptions 1000 may be other in the memory of of the back 100 mil in the remove produces 1000 of the despite 500 Amy pull 600 may be other 1000 mil pull into Description who when 200 of the despite 500 Amy pull 600 may be other 1000 million into Description 4000 million 1000 mill

1090, the status is updated in the descriptors 1040 or in the completion queue

The TX LCP channel range was obtained to the accessing data beffers. In this case, 70 the child before two-proposed of malaging hances pages, And are the general sections, 4, these managery pages are in concentrive virtual nameny space. However, as for as the adaptive DS to accessing this one managery pages are in the accessive virtual names are pages. However, as for as the adaptive of the concentration of the accessive pages are in the accessive virtual names are accessive of the accessive of

Referring now to Figure 13, is an example of a transari LCP chained 50%, discriptors 1100 acro located in the memory 60 of the host 10. Across to the descriptors 1110 or a buffer, 1110 to starting patient 1120 requires a delense manifacture through a translation 100-1110 located in the allegar 50. The buffer; 1110 to econfigures upone in the virtual address pance of the confusion to the original patient pages of the confusion to the original to 100 described by two types of descriptors; frames

PCT/IB01/90122

descriptor 1140 giving information relating the packet; and, a pointer descriptor 1150 pointing to the buffer 1110 holding the data 1120. Each packet comprises a data payload 1170 preceded by a header 1160 in the same buffer 1180.

- 5 A write transaction 1190 to the Doorbell updates the number of words 1200 available for use by the adapter 80. This information is stored in the LCP context 140. The transmit LCP. context 140 includes a pointer 1210 to the head of the buffer 1110 holding the data to be transmitted. When the LCP channel wins the internal channel arbitration of the ISOC 120, the ISOC 120 reads the descriptors of the LCP channel according to the pointer 1210 in the LCP
- 10 context 140. Virtual addresses, for both descriptors 1100 and buffers 1110 of the LCP channel, are translated into physical addresses using the translation table 1130 located in the memory subsystem 210 of the stapter 80. The translation table 1130 is updated by the LCP manager 140 during registration of the memory buffers. The ISOC 120 reads the data and frame headers from the buffers 1110 into the sdapter 80. The frame headers 1160 are then
- 15 replaced on the ISOC 1320 by a header for the network 30. The packet header and the corresponding data are then transmitted to the network 30.
- The RX LCP port is used to transfer incoming data from the ISOC 120 to the memory 60 used by a software application running on the host 10. TX LCP channels are completely controlled
- 20 through descriptors initiated by the software on the host 10. RX LCP channels use descriptors from both the software on the host 10 and the ISOC 120. The descriptors initiated by the ISOC 120 are used to control the LCP channel operation to define the destination of a received frame in the memory 60 of the host 10. The descriptors initiated by the software in the host 10 can be used to define the location of buffers where the buffers were not defined
- 25 through mapping in a translation table. To implement a handshake between the software in the host 10 and the adapter 80, two LCP channels are preferably used: an RX LCP channel for handling the received incoming data structure; and, as RX LCP channel for handling the completion strins queue. The completion status is used by the adapter 80 to signal to the
- software in the host 10 that a frame transfer into the memory 60 of the host 10 is completed. 30 Entries are inserted into the completion queue structure in sequential addresses. Each completion status entry contains a field that is marked by the adapter 80 and pooled by the software in the host 10 to check that the entry ownership has been transferred from the adapter

WO 02/061592 PCT/IB01/06122

80 to the software in the host 10. One or more RX LCP channels can use the same completion status queue. The sharing of the completion status queue by multiple RX LCP channels is performed by the ISOC 120.

5 An RX LCP channel requires information to indicate the destination address for an incoming packet. The ISOC 120 has two addressing for finding the location of free buffers:

Direct addressing mode refers to LCP channels that do not use pointer descriptors to point out a buffer. The destination address is defined either by microcode in the ISOC 120 or reed from the context 140.

Indirect addressing mode refers to LCP classicals that maintain pointers to data buffers in descriptor structures. The descriptors are professibly located in the mannery 60 of the host 10.

15 Direct addressing substantially cent down the locency of processing on incoming guidest through the silutors 80. However, it requires registration of namesty buffer by the LCP manager 130, including storage of virtual to physical transition information on the adapter 80. The softwere is the bott of lowing to the channels Dowbell to indicate the susuauti of 20 words added to the first fact the face the case by the channel. In direct mode, the following storage are consistent to address of the desiration buffer.

- A. Address A is driven as a command to the LCP engine.
- B. (Optional) Address A is mapped to address A'.
- 25 C. Address A' (if stop B is executed) or A (if stop B is not executed) as the base address for the destination buffer.

In militient mode, the adaptive 30 trace descriptors to find the address of the data buffers. The descriptors are transaped by the software in the bost 10. The descriptors are preferably becomed 50 in the memory 60 of the bost 10. The term address is used to equipment that the adaptive 50 reads additional information to define the destination address. The adaptive 30 secrees that information demangement of the motion of the transaction admensary to account of the transaction admensary.

PCT/IB01/90122

adapter 80 required to store translation tables. The descriptors are typically located in the memory 60 of the host 10. In indirect mode, the following steps are used to determine the address of the destrution buffer:

- 5 A. Address A is driven as a command to the LCP engine.
- B. (Optional) Address A is mapped to address A'.
- C Address A* (if step B is executed) or A (if step B is not executed) is the address of the pointer descriptor.
- D. The pointer to the buffer, address B, is read from the descriptor.
- 10 E. (Optional) Address B is mapped to address B*.
 - F. Address B' (if step E is executed) or B (if step E is not executed) is the base address for the destination buffer.

Each RX LCP channel uses the following data structures:

15

Access to the Doorbell, implemented as a memory mapped address, informs the adapter 80 of additional data or descriptors available for the adapter 80 to write packet data.

An LCP context entry in the memory space 210 of the adapter 80 contains LCP

20 attributes, state, configuration, and status fields.

Descriptors pointing to memory buffers for use in indirect mode.

A buffer in contiguous virtual address space in the memory 60 of the host 10.

A translation table and protection blocks in the memory space 2.10 of the adapter 80 for address amophies.

25

The flow of receiving a packet depends on the following characteristics:

Direct or indirect addressing mode.

For indirect mode, descriptors are located in the memory 60 of the host 10.

For direct mode, address mapping may or may not be used during access to descriptors.

Address mapping may or may not be used during access to buffers.

PCT/IB01/90122

For indirect mode, address protection may or may not be used during access to descriptors.

- Address protection may or mny not be used during access to buffers.
- These characteristics are set for each LCP channel as part of the channel's context 140 during the LCP channel initialization.

Referring to Figure 14, a flow of receive packets comprises, at step 1300, preparation by software 1310 in the host 10 of free buffer 1320 for the received data. At step 1330, in indirect

- 10 mode, the software 1310 on the heat 10 replaces the description 1340. The description 1340 are justiced in the memory (0 of the heat 10, Art say 1330, the software) in the heat 10 rings the Descheld to modify the adaptes 600°d the five buffer space. For indirect mode, the Descheld provides information indirection of the new description 1340. For direct mode, the Descheld provides information indirection of which five hutfer space. At this stays, the stayer 60 is provided in information indirection of which five hutfer space. At this stays, the stayer 60 is 70 metry to result reserve that in some the section 50 to the memory 60 of the heat 10 Stays.
- 1300, 1330, and 1350 are repeated whenever the roftware 1310 in the host 10 adds free buffers 1320 to the RX LOP channel. The ISOC 120 repeats the following steps for each received peakest, at step 1350, the adopter 80 receive the data. At step 1350, the indepter 80 receive the data. At step 1350, the indepter 80 receive the data. At step 1350, the indepter 80 receives the data and the property steps 1340 polenting to the location of the free data buffers 1320. At
- 20 step 1380, data and headers are written into the data buffers 1340. At step 1390, status as updated in the completion queue.

Referring to Figure 15, in an example of a receive LCP channel flow, pointer descriptors are not used. Furthermore, no translation tables are used. Data buffers 1400 use configuous space 25 in the physical address space of software in the host 10 using the buffers 1400. Both header

- and dain payload are written to the buffers 1400. A write transaction 1410 to the Doorbell updates the data space available for use by the adapter 80. The information is stored in the LCP centrest 140. The receive/completion LCP centrest 140 inchades a pointer 1420 to the band of the buffer 1400 and an officer 1430 to the paraforment address used to praise new
- 30 data/completion entries. When the adapter 980 receives a packet, it increments the offset 1430 to the next packet location and updates the available data space. A completion outry 1440 is added to a completion LCP 1450 upon completion of a frame reception, upon frame time-out,

PCT/IB01/90122

or for any other frame evens that requires sources from the LCP client 100. The completion entry 1-46 contains all the information needed by the LCP client 100 to became the frame within the LCP data buffer 1400. The software in the host 10 town a field within the completion entry 1400 to proceeding that it has been granted ownership of the completion entry.

The ISOC 120 allows LCP channels to be used for moving data between the memory subsystem 210 of the adapter 80 and the memory 60 of the host 10. To transfer data from the memory 60 of the host 10 to the starter data from the memory 60 of the host 10 to the starter 60 at assert data from the

- 10 the obspire 80 to the memory 80 of the host 10 a receive channel is mod. When do also to be transferred from the memory 80 of the host 10 or the adjust 80 a finance description includes a destination and not to the two 400 of the 100 COL 21. The address discince the destination of the firms Cut as poplosd. The pushes hoster is transferred in the usual manner. This allows loading of tables are 'code into the memory person of the SDC 212. The treather dark firm the 10 memory are of the SDC 212. To treather due for them the 10 memory 80 of the board 10 usuity a receive channel at the summary 80 of the host 10 usuity a receive channel at the summary 80 of the host 10 usuity as receive channel as the summary 80 of the host 10 usuity as receive channel as the summary 80 of the host 10 usuity as received the summary 80 of the host 10 usuity as received the summary 80 of the host 10 usuity as received the summary 80 of the host 10 usuity as received the summary 80 of the host 10 usuity as received the summary 80 of the host 10 usuity as received the summary 80 of the host 10 usual summary 80 of the host 10 usuity as received the summary 80 of the host 10 usual summa
- descriptor is initiated by the RX processor 160. The descriptor inchade information indicative of both destrution address in the memory 60 of the host 10 and source address.

 In perfected embedaments of the present invention hereinfector described, the adaptor 80 is
- 20 connected to the CPU 50 and memory 60 of the hole compare you mn 10 via the but architecture 70. However, in other enabodisms of the present intention, the adapter 80 may be integrated ato the host computer you mn 10 independently of the but architecture 70. For example, in other embedience of the present invention, the subject 80 may be integrated into the lost computer yealers via a memory committee connected to the bost remaptive, of the first lost of computer yealers via a memory committee connected to the bost remaptive.
 - Additionally, in preferred embodissants of the present investion hereinbefore described, the adapter 80 was implemented in the form of a pluggable adapter case for insertion into the host computer system 1.0. We till however to appreciated that offeren implementation of the adapter 80 are possible in other embodissents of the present investion. For example, the
- 30 adapter 80 may be located on a mother heard of the host computer system, along with the CPU 50 and the memory 60.

PCT/IB01/90122

-31 -

- 1. Apparatus for controlling flow of data between first and second data procuring systems amoney, the apparatus comprehe, descriptor logic for generating a plantially over a society-term logic for form descriptor crieding and the poken to be communicated between Locations in the memory and the second data processing system, and a priser descriptor in the control of the contro
- 10 2. Appearants as claimed in claim 1, wherein the descriptor table is stored in the first data processing system.
 - Appendus as claimed in claim 1, wherein the descriptor table is stored in the second data processing system.
 - Apptition as claimed in any preceding claim, wherein the descriptor logic generates a branch descriptor comprising a link to another descriptor in the descriptor table.
- Apperatus as claimed in claim 4, wherein the descriptor table comprises a plurality of
 descriptor lass sequentially linked together vis branch descriptors therein.
 - Apparatus as claimed in claim 4, wherein the descriptor table comprises a cyclic descriptor list.
- 25 7. Apparatus as claimed in any preceding claim, wherein the first data processing system comprises a host computer system.
- Apparatus as claimed in any preceding claim, wherein the second data processing system comprises a data communications interface for communicating data between the host computer system and a data communications network.


WO 02/06/592


PCT/IB01/90122

- 9. A data processing system comprising a hose processing system having a memory, a data communication instarface for communicating data between the host computer system and a data communication systems and appearance as children for any recording claim for controlling flow of data between the memory of the host computer system and the data. Sommunications in therefore.
- 10. A method for controlling flow of data between first and second data processing systems via memory, the method comprising by descriptor logic, generaling a planning of energience medical planned energiency families at the species to communicate the brieven a 10 location in the memory and the occord data processing system, and a pointer descriptor learning the houston is the removy and memory and making the descriptors generated by the descriptors governed by the descriptors and excellent before exercise by the case and second data processing systems.
- A method as claimed in claim 10, comprising storing the descriptor table in the first
 data processing system.
 - A method as claimed in claim 10, comprising storing the descriptor table in the second data processing system.
- 20 13. A method as claimed in any of claims 10 to 12, comprising, by the descriptor logic, generating a branch descriptor comprising a link to another descriptor in the descriptor table.
- A method as claimed in claim 13, comprising linking a plurality of descriptor lists together in series via branch descriptors to form the descriptor table.
- 25
- A method as claimed in any of claims 10 to 14, wherein the first data processing system comprises a host computer system.
- 16. A method as cleimed in any of claims 10 to 15, wherein the second data processing 30 system comprises a data communications interface for communicating data between the host computer system and a data communications petwork.

PCT/IB01/90122


1/12





SUBSTITUTE SHEET (RULE 26)

PCT/IB01/90122



2/12

Fig. 3





Fig. 4

SUBSTITUTE SHEET (RULE 26)

PCT/IB01/90122



SUBSTITUTE SHEET (RULE 26)

PCT/IB01/90122




Fig. 6





Fig. 7

SUBSTITUTE SHEET (RULE 24)

PCT/IB01/90122

5/12



SUBSTITUTE SHEET (RULE 26)

PCT/IB01/90122

6/12




Fig. 9A




Fig. 9B

SUBSTITUTE SHEET (RULE 26)

PCT/1801/90122

7/12




Fig. 10

SUBSTITUTE SHEET (RULE 26)

WG 02/161592 PCT/B01/90122

8/12




Fig. 11

SUBSTITUTE SHEET (RULE 28)

WG 02/161592 PCT/IB01/90122

9/12




Fig. 12

SUBSTITUTE, SHEET (RULE 26)

PCT/IB01/90122

10/12





Fig. 13
SUBSTITUTE SHEET (RULE 26)

WG 02/161592 PCT/IB01/90122





SUBSTITUTE SHEET (RULE 26)

12/12




Fig. 15
SUBSTITUTE SHEET (RULE 26)

【国際調査報告】

	INTERNATIONAL SEARCH REPORT		F 18 01/00122		
IPC 7	ROSE13/40				
	a benevarious materir Canaditivativa (192) eren birth material about	Rotured PC			
	SEARCHED				
IPC 7	consistent investigat (dissolication against bitment by disselle GOSF				
Licomenia	non newspard other then hillderine document visitor to the extent the	dash dunashinsis	tacked in the fields a	wated	
Electronic d	tion they consulted comp the lain treatment search frame of data	Nac and whose practic	d, sounds brain the	-	
EPO-In	ternal, WPI Oata				
	ENTS CONSIDERED TO BE PELEVANT				
Casedara.	Clarks of chourses, with hubballor select appropriate of the	selva and presseges		Delpused to plater Ne.	
A	US 5 359 750 A (MARROW ASSAF) 25 October 1994 (1994-10-25) colurn 6, line 3 -column 4, lin column 8, line 19 -column 10, l abstract	1-16			
A	US 6 028 843 A (LEICHTY PHILIP AL) 22 February 2000 (2000-02-2 column 1, line 26 -column 2, li	1-16			
A	EP 0 470 876 A (THOMSON CSF) 12 February 1992 (1992-02-12) the whole document	1-16			
A	US 5 933 632 A (CANTLL III BEN) 3 August 1999 (1999-08-03) column 2, line 20 - line 40 abstract	AMIN M)		1-16	
☐ Fair	ther decorate ner behalf in the combination of tox C.	Extend for	y members are litter	e areex	
W desum screi- te eader ling- the desum what deste of the cur- offer	anagorina of diself discuss also cost distincts for ground state of the sat defects is not distinct to their global conversation. In the control of the ground to publish when or allow the formational discussion to publish when or allow the formational country and the ground to the ground the formation to add to develop the publish or applicable formation or add to develop the publish or applicable for the formation to the ground of the control of the formation to the control of the formation to the control of the control of the control of the co	P his document por entirely men a refer to make the make the restriction. On document of participation of the constitution o	liveler to evenett. He destrollerve i er ettere ilvs slep velven filk di huller evenvence. Be destroller jevolver en il tersed with one er ti tillingsjon beling obvi	ntained Invention to controlled in the controlled in the controlled in the same for the controlled in a puriod shilled	
Date of the	actual completion of the interestional sensor	Day J setting	of the International s	ands import	
	30 November 2001	06/12/			
Name and	melling actions of the EA Exception Passal Office, P.R. GHS Passalton 2 No. – 2006 NV -48-aug Let (-0.7-70) 240-250, by 31 to 1 speek, Fax 10-37-30 240-250.	Networked etto	Y Xuan Hiep		

	CHAL	SEARCH REPOR			F IB 01/00122	
Patent document class in search report	1	Publication date		Petert family nomice(s)	Publication clair	
US 5359730	A	25-10-1994	NOME			
US 6028843	٨	22-02-2000	GB GP JP	2324678 A ,B 2341751 A ,B 3065983 B2 10276221 A	28-10-1996 22-03-2000 17-07-2000 13-10-1996	
EP 0470876	A	12-02-1992	FR DE DE EP ES	2665040 A1 69107727 01 69107727 T2 0470876 A1 2069241 T3	24-01-1993 05-04-1999 13-07-1999 12-02-1993 01-05-1999	
US 5933632	A	03-08-1999	NONE			

フロントページの続き

(72)発明者 ビラン、ギオラ

イスラエル ズイクラン・ヤアコヴ インバル・ストリート 13

(72)発明者 ソストハイム、タル

イスラエル キルヤト・ティヴォン 36000 アロニム・ストリート 7

F ターム(参考) 5B089 GA04 KA05 KC15 KE09

5K030 GA01 HA08 HB13 LC01